CN111579973B - 芯片同步测试方法、芯片、电子设备及存储介质 - Google Patents

Abstract

本发明提供一种芯片同步测试方法、芯片、电子设备及存储介质。主芯片在接收到从芯片发送的测试运行请求后，向从芯片发送用于指示从芯片开始执行第一测试点对应的第一测试用例的第一测试运行响应，并在接收到从芯片发送的第一测试启动通知后，主芯片开始执行第一测试点对应的第二测试用例，其中第一测试运行请求包括第一测试点的编号。上述方法实现主从芯片的同步测试过程，提高了芯片间测试的效率。

Description

芯片同步测试方法、芯片、电子设备及存储介质

技术领域

本发明实施例涉及集成电路验证技术领域，特别涉及一种芯片同步测试方法、芯片、电子设备及存储介质。

背景技术

在芯片测试中，往往涉及芯片之间的数据交互，在这种情况下，可以从逻辑上把交互的芯片分为两类，即主芯片和从芯片，其中主芯片用来对整个的通信过程进行控制。对于芯片之间的数据交互来说，往往要求从芯片先准备好，否则主芯片发起请求时从芯片不能及时响应。

芯片测试通常覆盖多个测试点。对于每个测试点，需要在主芯片和从芯片上分别编写对应的测试用例。在传统的测试中，针对同一测试点的测试用例，主从芯片运行对应的测试用例的耗时往往不同，一般主芯片的运行速率大于从芯片的运行速率。另外，由于主芯片在执行完当前测试点的测试用例后，直接进行下一测试点的测试，将进一步加剧主从芯片之间的不同步，最终导致在同一时刻主从芯片之间运行的测试用例不对应。对于多个测试用例，只能手动控制逐个运行，测试效率较低。

因此亟需一种芯片同步测试方法来实现主从芯片之间的自动化同步测试过程。

发明内容

本发明实施例提供一种芯片同步测试方法、芯片、电子设备及存储介质，实现主从芯片间的同步测试过程，提高了芯片间测试的效率。

为达到上述目的，本发明提供如下技术方案：

本发明的第一方面提供一种芯片同步测试方法，包括：

接收从芯片发送的第一测试运行请求，所述第一测试运行请求包括第一测试点的编号；

根据所述第一测试运行请求向所述从芯片发送第一测试运行响应，所述第一测试运行响应用于指示所述从芯片开始执行所述第一测试点对应的第一测试用例；

在接收到所述从芯片发送的第一测试启动通知后，执行与所述第一测试用例对应的第二测试用例，以使主芯片与所述从芯片同步进行测试。

在一种可能的实现方式中，所述执行与所述第一测试用例对应的第二测试用例之后，还包括：

向所述从芯片发送空闲指示信息。

在一种可能的实现方式中，所述向所述从芯片发送空闲指示信息之后，所述方法还包括：

接收所述从芯片发送的第二测试运行请求，所述第二测试运行请求包括第二测试点的编号；

根据所述第二测试运行请求向所述从芯片发送第二测试运行响应，所述第二测试运行响应用于指示所述从芯片开始执行所述第二测试点对应的第三测试用例；

在接收到所述从芯片发送的第二测试启动通知后，执行与所述第三测试用例对应的第四测试用例。

本发明的第二方面提供一种芯片同步测试方法，包括：

向主芯片发送第一测试运行请求，所述第一测试运行请求包括第一测试点的编号；

接收所述主芯片发送的第一测试运行响应；

向所述主芯片发送第一测试启动通知，并执行所述第一测试点对应的第一测试用例；所述第一测试启动通知用于指示所述主芯片开始执行与所述第一测试用例对应的第二测试用例，以使所述主芯片与从芯片同步进行测试。

在一种可能的实现方式中，所述向主芯片发送第一测试运行请求之前，还包括：

接收所述主芯片发送的空闲指示信息。

在一种可能的实现方式中，所述接收所述主芯片发送的空闲指示信息之后，还包括：

向所述主芯片发送第二测试运行请求，所述第二测试运行请求包括第二测试点的编号；

接收所述主芯片发送的第二测试运行响应；

向所述主芯片发送第二测试启动通知，并执行所述第二测试点对应的第三测试用例；所述第二测试启动通知用于指示所述主芯片开始执行与所述第三测试用例对应的第四测试用例。

本发明的第三方面提供一种芯片，包括：

接收模块，用于接收从芯片发送的第一测试运行请求，所述第一测试运行请求包括第一测试点的编号；

发送模块，用于根据所述第一测试运行请求向所述从芯片发送第一测试运行响应，所述第一测试运行响应用于指示所述从芯片开始执行所述第一测试点对应的第一测试用例；

所述接收模块在接收到所述从芯片发送的第一测试启动通知后，执行模块，用于执行与所述第一测试用例对应的第二测试用例。

本发明的第四方面提供一种芯片，包括：

发送模块，用于向主芯片发送第一测试运行请求，所述第一测试运行请求包括第一测试点的编号；

接收模块，用于接收所述主芯片发送的第一测试运行响应；

所述发送模块，还用于向所述主芯片发送第一测试启动通知，所述第一测试启动通知用于指示所述主芯片开始执行与所述第一测试用例对应的第二测试用例；

执行模块，用于执行所述第一测试点对应的第一测试用例。

本发明的第五方面提供一种芯片，包括：

存储器；

处理器；以及

计算机程序；

其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如本发明第一方面任一项所述的方法。

本发明的第六方面提供一种芯片，包括：

存储器；

处理器；以及

计算机程序；

其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如本发明第二方面任一项所述的方法。

本发明的第七方面提供一种电子设备，包括：电路板，设置在所述电路板上的主芯片和至少一个从芯片，所述主芯片与每一个所述从芯片连接，其中，

所述主芯片执行如本发明第一方面任一项所述的方法，所述从芯片执行如本发明第二方面任一项所述的方法。

本发明的第八方面提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行以实现如本发明第一方面任一项或本发明第二方面任一项所述的方法。

本发明实施例提供一种芯片同步测试方法、芯片、电子设备及存储介质。主芯片在接收到从芯片发送的测试运行请求后，向从芯片发送用于指示从芯片开始执行第一测试点对应的第一测试用例的第一测试运行响应，并在接收到从芯片发送的第一测试启动通知后，主芯片开始执行第一测试点对应的第二测试用例，其中第一测试运行请求包括第一测试点的编号。上述方法实现主从芯片的同步测试过程，提高了芯片间测试的效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是示例性的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的芯片同步测试的连接示意图；

图2为本发明一实施例提供的芯片同步测试方法的流程示意图；

图3为本发明另一实施例提供的芯片同步测试方法的流程示意图；

图4为本发明一实施例提供的芯片同步测试方法的交互示意图；

图5为本发明另一实施例提供的芯片同步测试方法的交互示意图；

图6为本发明一实施例提供的芯片的结构示意图；

图7为本发明另一实施例提供的芯片的结构示意图；

图8为本发明一实施例提供的芯片的硬件结构示意图；

图9为本发明另一实施例提供的芯片的硬件结构示意图；

图10为本发明一实施例提供的电子设备的结构示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。

本发明的说明书和权利要求书中的术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

本发明的说明书中通篇提到的“一实施例”或“另一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此，在整个说明书各处出现的“在一些实施例中”或“在本实施例中”未必一定指相同的实施例。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

本发明实施例提供的芯片同步测试方法涉及至少两个芯片对同一测试用例的同步测试，下面以两个芯片为例，图1为本发明实施例提供的芯片同步测试的连接示意图，如图1所示，待检测芯片包括相互连接的主芯片和从芯片。其中，主芯片的多个外设接口分别与从芯片对应的多个外设接口连接。

在上述连接关系的基础上，本实施例的主芯片和从芯片还通过总线扩展器GPIO连接，以实现主从芯片间测试的同步性，具体的实现过程将在下述具体实施例中进行详细说明。具体使用两个GPIO来进行主从芯片的状态同步，对于这两个GPIO，主芯片的发送端通过GPIO1与从芯片的接收端连接，主芯片的接收端通过GPIO2与从芯片的发送端连接，具体可参见图1。

本实施例的芯片同步测试方法可用于主从芯片间各测试模块的自动化测试，其中测试模块包括芯片的内核模块和外设模块。芯片的测试模块主要通过I2C、SPI、UART等与对端外设模块进行通信。其中，

I2C总线是一种简单的双向二进制同步串行总线，只需要两根线即可在连接于总线上的器件之间传输信息；SPI是一种高速全双工同步通信总线，并且在芯片的管脚上只占用四根线；UART是一种通用串行数据总线，用于异步通信，该总线双向通信，可以实现全双工传输和接收。

基于上述主从芯片的连接关系，本实施例提供的芯片同步测试方法设计了主从芯片间的状态同步过程，从而实现主从芯片之间多个测试点对应的测试用例的自动化同步运行，提高芯片间测试的效率。

下面以具体的实施例对本发明提供的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。

图2为本发明一实施例提供的芯片同步测试方法的流程示意图，本实施例提供的芯片同步测试方法的执行主体为主芯片，如图2所示，本实施例提供的方法包括如下步骤：

S201、接收从芯片发送的第一测试运行请求，第一测试运行请求包括第一测试点的编号；

S202、根据第一测试运行请求向从芯片发送第一测试运行响应，第一测试运行响应用于指示从芯片开始执行第一测试点对应的第一测试用例；

S203、在接收到从芯片发送的第一测试启动通知后，执行与第一测试用例对应的第二测试用例。

本实施例中，主芯片在空闲状态下等待从芯片发送的第一测试运行请求，主芯片在接收到第一测试运行请求后，向从芯片发送第一测试运行响应，以指示从芯片开始执行第一测试运行请求中第一测试点对应的第一测试用例。需要指出的是，主芯片向从芯片发送第一测试运行响应后，并没有直接执行第一测试运行请求中第一测试点对应的第二测试用例，而是在接收到从芯片随后发送的第一测试启动通知后，才执行第二测试用例。具体的，主芯片从程序存储器中获取第一测试点对应的第二测试用例，执行第二测试用例。

其中，第一测试用例是预先存储在从芯片的程序存储器内的第一测试点对应的测试用例；第二测试用例是预先存储在主芯片的程序存储器内的第一测试点对应的测试用例。

由上述过程可知，对于同一测试点对应的测试用例，从芯片先于主芯片开始执行对应的测试用例。

通常情况下，对于同一测试点对应的测试用例，主芯片的执行速度大于从芯片的执行速度，为了确保主从芯片间的测试同步性，本实施例中设定从芯片在主芯片之前运行同一测试点对应的测试用例。

本实施例提供的芯片同步测试方法，主芯片在接收到从芯片发送的第一测试运行请求后，向从芯片发送用于指示从芯片开始执行第一测试点对应的第一测试用例的第一测试运行响应，并在接收到从芯片发送的第一测试启动通知后，开始执行第一测试点对应的第二测试用例，其中第一测试运行请求包括第一测试点的编号。上述方法实现主从芯片的同步测试过程，提高了芯片间测试的效率。

在上述实施例的基础上，可选的，主芯片在执行与第一测试用例对应的第二测试用例之后，向从芯片发送空闲指示信息。

具体的，主芯片在执行完与第一测试用例对应的第二测试用例之后，向从芯片发送指示其当前工作状态为空闲状态的信息，以使从芯片根据空闲指示信息进入下一测试点的测试。

对于下一测试点的测试过程，主芯片的执行步骤同S201至S203，包括如下步骤：

接收从芯片发送的第二测试运行请求，第二测试运行请求包括第二测试点的编号；根据第二测试运行请求向从芯片发送第二测试运行响应，第二测试运行响应用于指示从芯片开始执行第二测试点对应的第三测试用例；在接收到从芯片发送的第二测试启动通知后，执行与第三测试用例对应的第四测试用例。

其中，第三测试用例是预先存储在从芯片的程序存储器内的第二测试点对应的测试用例；第四测试用例是预先存储在主芯片的程序存储器内的第二测试点对应的测试用例。

综合上述各实施例可知，每一个测试点的同步测试请求是由从芯片确定主芯片处于空闲状态(运行完上一个测试点的测试)之后发起，并由主芯片发送空闲指示信息结束。

图3为本发明另一实施例提供的芯片同步测试方法的流程示意图，本实施例提供的芯片同步测试方法的执行主体为从芯片，如图3所示，本实施例提供的方法包括如下步骤：

S301、向主芯片发送第一测试运行请求，第一测试运行请求包括第一测试点的编号；

S302、接收主芯片发送的第一测试运行响应；

S303、向主芯片发送第一测试启动通知，第一测试启动通知用于指示主芯片开始执行与第一测试用例对应的第二测试用例；

S304、执行第一测试点对应的第一测试用例。

本实施例中，从芯片在确定主芯片处于空闲状态时，向主芯片发送第一测试运行请求。一种可能的确定方式中，从芯片接收主芯片发送的空闲指示信息，确定主芯片处于空闲状态；另一种可能的确定方式中，从芯片实时监测主芯片接口的状态信息，例如，监测主芯片GPIO接口的状态，若接口状态为高电平，则确定主芯片处于空闲状态。

从芯片在接收到主芯片发送的第一测试运行响应后，向主芯片发送第一测试启动通知，以使主芯片在接收到第一测试启动通知后开始执行第一测试点对应的第二测试用例。与此同时，从芯片开始执行第一测试点对应的第一测试用例，具体的，从芯片从自身程序存储器中获取第一测试点对应的第一测试用例，执行第一测试用例。

有上述过程可知，对于同一测试点对应的测试用例，从芯片先于主芯片开始执行对应的测试用例。

通常情况下，对于同一测试点对应的测试用例，主芯片的执行速度大于从芯片的执行速度，为了确保主从芯片间的测试同步性，本实施例中设定从芯片在主芯片之前运行同一测试点对应的测试用例。

本实施例提供的芯片同步测试方法，从芯片在确定主芯片处于空闲状态后向主芯片发送第一测试运行请求，在接收到第一测试运行响应后从芯片向主芯片发送第一测试启动通知，以使主芯片开始执行与第一测试用例对应的第二测试用例，同时从芯片开始执行第一测试点对应的第一测试用例。其中第一测试运行请求包括第一测试点的编号。上述方法实现主从芯片的同步测试过程，提高了芯片间测试的效率。

在上述实施例的基础上，可选的，在从芯片确定主芯片处于空闲状态(运行完上一个测试点的测试)之后，从芯片开启下一个测试点的测试。

对于下一测试点的测试过程，从芯片的执行步骤同S301至S304，包括如下步骤：

向主芯片发送第二测试运行请求，第二测试运行请求包括第二测试点的编号；接收主芯片发送的第二测试运行响应；向主芯片发送第二测试启动通知，并执行第二测试点对应的第三测试用例，其中第二测试启动通知用于指示主芯片开始执行与第三测试用例对应的第四测试用例。

其中，第三测试用例是预先存储在从芯片的程序存储器内的第二测试点对应的测试用例；第四测试用例是预先存储在主芯片的程序存储器内的第二测试点对应的测试用例。

综合上述各实施例可知，每一个测试点的同步测试请求是由从芯片确定主芯片处于空闲状态(运行完上一个测试点的测试)之后发起，并由从芯片确定主芯片再次处于空闲状态结束。

图4为本发明一实施例提供的芯片同步测试方法的交互示意图，如图4所示，本实施例提供的方法包括如下步骤：

S401、主芯片向从芯片发送空闲指示信息；

S402、从芯片向主芯片发送第一测试运行请求，第一测试运行请求包括第一测点的编号；

S403、主芯片向从芯片发送第一测试运行响应；

S404、从芯片向主芯片发送第一测试启动通知；

S405、从芯片执行第一测试点对应的第一测试用例；

S406、主芯片根据第一测试启动通知执行第一测试点对应的第二测试用例；

S407、主芯片在执行完第二测试用例后，向从芯片发送空闲指示信息；

S408、进入第二测试点的同步测试过程。

本实施例提供的S401至S408与上述各实施例的步骤对应，其实现原理和技术效果参见上述各实施例，此处不再赘述。

本实施例提供的芯片同步测试方法，为了确保主从芯片的同步测试，需要确保以下两点：一是对于同一测试点对应的测试用例，从芯片需要在主芯片之前运行测试用例；二是对于相邻的下一个测试点对应的测试用例，从芯片需要在主芯片运行完当前测试点对应的测试用例之后再进入下一个测试点的测试。本实施例提供的方法，在确保主从芯片同步测试的同时，实现多个测试点的自动化测试过程，提高了芯片间测试的效率。

下面结合图1所示的连接示意图，对主从芯片之间的同步测试过程用GPIO状态进行具体实例描述。图5为本发明另一实施例提供的芯片同步测试方法的交互示意图，如图5所示，本实施例提供的方法包括如下步骤：

S501、主芯片的GPIO1发送高电平状态；

S502、从芯片的GPIO2发送低电平状态；

S503、主芯片的GPIO1发送低电平状态；

S504、从芯片的GPIO2发送高电平状态；

S505、从芯片执行第一测试点对应的第一测试用例；

S506、主芯片执行第一测试点对应的第二测试用例；

S507、主芯片在执行完第二测试用例后，主芯片的GPIO1发送高电平状态；

S508、进入第二测试点的同步测试过程。

上述实施例中，主芯片的GPIO1发送高电平状态用于指示主芯片当前为空闲状态，从芯片的GPIO2发送低电平状态用于指示主芯片进行第一测试点的测试，主芯片的GPIO1发送低电平状态用于指示从芯片开始执行第一测试点对应的第一测试用例，从芯片的GPIO2发送高电平状态用于指示主芯片开始执行第一测试点对应的第二测试用例。

图6为本发明一实施例提供的芯片的结构示意图，如图6所示，本实施例提供的芯片600包括：

接收模块601，用于接收从芯片发送的第一测试运行请求，所述第一测试运行请求包括第一测试点的编号；

发送模块602，用于根据所述第一测试运行请求向所述从芯片发送第一测试运行响应，所述第一测试运行响应用于指示所述从芯片开始执行所述第一测试点对应的第一测试用例；

所述接收模块601在接收到所述从芯片发送的第一测试启动通知后，执行模块603，用于执行与所述第一测试用例对应的第二测试用例，以使所述主芯片与所述从芯片同步进行测试。

本实施例提供的芯片，可用于执行如图2所示的芯片同步测试方法，其实现原理和技术效果类似，此处不再赘述。

在上述实施例的基础上，可选的，所述发送模块602，还用于：

在所述执行与所述第一测试用例对应的第二测试用例之后，向所述从芯片发送空闲指示信息。

可选的，所述接收模块601，还用于：

在所述向所述从芯片发送空闲指示信息之后，接收所述从芯片发送的第二测试运行请求，所述第二测试运行请求包括第二测试点的编号；

所述发送模块602，还用于：根据所述第二测试运行请求向所述从芯片发送第二测试运行响应，所述第二测试运行响应用于指示所述从芯片开始执行所述第二测试点对应的第三测试用例；

所述接收模块601在接收到所述从芯片发送的第二测试启动通知后，所述执行模块603，还用于执行与所述第三测试用例对应的第四测试用例。

本实施例提供的芯片，可以执行上述方法实施例主芯片对应的技术方案，其实现原理和技术效果类似，此处不再赘述。

图7为本发明另一实施例提供的芯片的结构示意图，如图7所示，本实施例提供的芯片700包括：

发送模块701，用于向主芯片发送第一测试运行请求，所述第一测试运行请求包括第一测试点的编号；

接收模块702，用于接收所述主芯片发送的第一测试运行响应；

所述发送模块701，还用于向所述主芯片发送第一测试启动通知，所述第一测试启动通知用于指示所述主芯片开始执行与所述第一测试用例对应的第二测试用例；

执行模块703，用于根据所述第一测试运行响应执行所述第一测试点对应的第一测试用例，以使所述主芯片与所述从芯片同步进行测试。

本实施例提供的芯片，可用于执行如图3所示的芯片同步测试方法，其实现原理和技术效果类似，此处不再赘述。

在上述实施例的基础上，可选的，所述接收模块702，还用于：

在所述向主芯片发送第一测试运行请求之前，接收所述主芯片发送的空闲指示信息。

可选的，所述发送模块701，还用于：

在所述接收所述主芯片发送的空闲指示信息之后，向所述主芯片发送第二测试运行请求，所述第二测试运行请求包括第二测试点的编号；

所述接收模块702，还用于接收所述主芯片发送的第二测试运行响应；

所述发送模块701，还用于向所述主芯片发送第二测试启动通知，所述第二测试启动通知用于指示所述主芯片开始执行与所述第三测试用例对应的第四测试用例；

所述执行模块703，还用于执行所述第二测试点对应的第三测试用例。

本实施例提供的芯片，可以执行上述方法实施例从芯片对应的技术方案，其实现原理和技术效果类似，此处不再赘述。

图8为本发明一实施例提供的芯片的硬件结构示意图，如图8所示，本实施例提供的芯片800，包括：

存储器801；

处理器802；以及

计算机程序；

其中，计算机程序存储在存储器801中，并被配置为由处理器802执行以实现如上方法实施例中主芯片的技术方案，其实现原理和技术效果类似，此处不再赘述。

可选的，存储器801既可以是独立的，也可以跟处理器802集成在一起。

当存储器801是独立于处理器802之外的器件时，芯片800还包括：

总线803，用于连接存储器801和处理器802。

本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器802执行以实现如上方法实施例中主芯片所执行的各个步骤。

图9为本发明另一实施例提供的芯片的硬件结构示意图，如图9所示，本实施例提供的芯片900，包括：

存储器901；

处理器902；以及

计算机程序；

其中，计算机程序存储在存储器901中，并被配置为由处理器902执行以实现如上方法实施例中从芯片的技术方案，其实现原理和技术效果类似，此处不再赘述。

可选的，存储器901既可以是独立的，也可以跟处理器902集成在一起。

当存储器901是独立于处理器902之外的器件时，芯片900还包括：

总线903，用于连接存储器901和处理器902。

本发明实施例还提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器902执行以实现如上方法实施例中从芯片所执行的各个步骤。

应理解，上述处理器可以是中央处理单元(英文：Central Processing Unit，简称：CPU)，还可以是其他通用处理器、数字信号处理器(英文：Digital Signal Processor，简称：DSP)、专用集成电路(英文：Application Specific Integrated Circuit，简称：ASIC)等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合发明所公开的方法的步骤可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。

存储器可能包含高速RAM存储器，也可能还包括非易失性存储NVM，例如至少一个磁盘存储器，还可以为U盘、移动硬盘、只读存储器、磁盘或光盘等。

总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。

上述存储介质可以是由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。存储介质可以是通用或专用计算机能够存取的任何可用介质。

一种示例性的存储介质耦合至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息。当然，存储介质也可以是处理器的组成部分。处理器和存储介质可以位于专用集成电路(Application Specific Integrated Circuits，简称：ASIC)中。当然，处理器和存储介质也可以作为分立组件存在于电子设备或主控设备中。

本发明实施例还提供一种电子设备，图10为本发明一实施例提供的电子设备的结构示意图，如图10所示，电子设备1000包括电路板1001，设置在所述电路板1001上的主芯片1002和至少一个从芯片1003，所述主芯片1002与每一个所述从芯片1003连接，其中，

所述主芯片1002和所述从芯片1003分别执行上述方法实施中对应的技术方案，其实现原理和技术效果类似，此处不再赘述。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种芯片同步测试方法，其特征在于，应用于主芯片，所述方法包括：

接收从芯片发送的第一测试运行请求，所述第一测试运行请求包括第一测试点的编号；

根据所述第一测试运行请求向所述从芯片发送第一测试运行响应，所述第一测试运行响应用于指示所述从芯片开始执行所述第一测试点对应的第一测试用例；

在接收到所述从芯片发送的第一测试启动通知后，执行与所述第一测试用例对应的第二测试用例，以使主芯片与所述从芯片同步进行测试。

2.根据权利要求1所述的方法，其特征在于，所述执行与所述第一测试用例对应的第二测试用例之后，还包括：

向所述从芯片发送空闲指示信息。

3.根据权利要求2所述的方法，其特征在于，所述向所述从芯片发送空闲指示信息之后，所述方法还包括：

接收所述从芯片发送的第二测试运行请求，所述第二测试运行请求包括第二测试点的编号；

根据所述第二测试运行请求向所述从芯片发送第二测试运行响应，所述第二测试运行响应用于指示所述从芯片开始执行所述第二测试点对应的第三测试用例；

在接收到所述从芯片发送的第二测试启动通知后，执行与所述第三测试用例对应的第四测试用例。

4.一种芯片同步测试方法，其特征在于，应用于从芯片，所述方法包括：

向主芯片发送第一测试运行请求，所述第一测试运行请求包括第一测试点的编号；

接收所述主芯片发送的第一测试运行响应；

向所述主芯片发送第一测试启动通知，并执行所述第一测试点对应的第一测试用例；所述第一测试启动通知用于指示所述主芯片开始执行与所述第一测试用例对应的第二测试用例，以使所述主芯片与从芯片同步进行测试。

5.根据权利要求4所述的方法，其特征在于，所述向主芯片发送第一测试运行请求之前，还包括：

接收所述主芯片发送的空闲指示信息。

6.根据权利要求5所述的方法，其特征在于，所述接收所述主芯片发送的空闲指示信息之后，还包括：

向所述主芯片发送第二测试运行请求，所述第二测试运行请求包括第二测试点的编号；

接收所述主芯片发送的第二测试运行响应；

向所述主芯片发送第二测试启动通知，并执行所述第二测试点对应的第三测试用例；所述第二测试启动通知用于指示所述主芯片开始执行与所述第三测试用例对应的第四测试用例。

7.一种芯片，其特征在于，包括：

存储器；

处理器；以及

计算机程序；

其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如权利要求1~3任一项所述的方法。

8.一种芯片，其特征在于，包括：

存储器；

处理器；以及

计算机程序；

其中，所述计算机程序存储在所述存储器中，并被配置为由所述处理器执行以实现如权利要求4~6任一项所述的方法。

9.一种电子设备，其特征在于，包括：电路板，设置在所述电路板上的主芯片和至少一个从芯片，所述主芯片与每一个所述从芯片连接，其中，

所述主芯片执行如权利要求1~3任一项所述的方法，所述从芯片执行如权利要求4~6任一项所述的方法。

10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，所述计算机程序被处理器执行以实现如权利要求1~3任一项或权利要求4~6任一项所述的方法。

Images