CN110781119A - 一种i2c总线扩展接口及其控制方法、片上系统 - Google Patents

Abstract

本申请公开了一种I2C总线扩展接口及其控制方法、片上系统，该I2C总线扩展接口，其特征在于，I2C总线扩展接口基于FPGA的逻辑资源实现，并用于连接处理器与外部设备，I2C总线扩展接口包括：多个I2C外设，分别连接对应的外部设备；系统总线接口，连接处理器的系统总线，用于建立与处理器之间的通信连接；控制器，连接系统总线接口和多个I2C外设，用于根据系统总线接口从处理器接收的外设地址信号对相应的I2C外设进行操作，以进一步实现与对应的外部设备之间的I2C通信。通过上述方式，利用FPGA可编程的特点可以对I2C总线接口的数量和功能进行动态管控，提高了处理器的扩展性和易用性。

Description

一种I2C总线扩展接口及其控制方法、片上系统

技术领域

本申请涉及总线接口技术领域，特别是涉及一种I2C总线扩展接口及其控制方法、片上系统。

背景技术

I2C(Inter－Integrated Circuit)是一种简单的双向二线制同步串行总线，仅需要两根线即可在连接于总线上的器件之间传送信息，嵌入式设计中，通常作为MCU外部设备与片外设备串行通信，具有极低的电流功耗、抗高噪声干扰、传输距离长、工作温度范围宽的特点。

但是，目前的处理器上的I2C总线接口数量有限，导致处理器扩展性和易用性较差，无法对大量的外部设备进行控制。

发明内容

为解决上述问题，本申请提供了一种I2C总线扩展接口及其控制方法、片上系统，能够利用FPGA可编程的特点对I2C总线接口的数量和功能进行动态管控，提高了处理器的扩展性和易用性。

本申请采用的一个技术方案是：提供一种I2C总线扩展接口，该I2C总线扩展接口基于FPGA(Field Programmable Gate Array，现场可编程逻辑门阵列)的逻辑资源实现，并用于连接处理器与外部设备，I2C总线扩展接口包括：多个I2C外设，分别连接对应的外部设备；系统总线接口，连接处理器的系统总线，用于建立与处理器之间的通信连接；控制器，连接系统总线接口和多个I2C外设，用于根据系统总线接口从处理器接收的外设地址信号对相应的I2C外设进行操作，以进一步实现与对应的外部设备之间的I2C通信。

其中，控制器包括控制模块和多个寄存器组；其中，控制模块连接系统总线接口，每一寄存器组分别连接控制模块和对应的I2C外设。

其中，系统总线接口用于根据控制器中的寄存器的地址深度，以及多个I2C外设的数量分配情况，对处理器的外设地址空间进行地址分段，并在地址分段与寄存器的寄存器地址之间形成映射关系，并进一步通过系统总线将映射关系发送至处理器，以使得处理器能够根据映射关系产生外设地址信号。

其中，系统总线接口用于将处理器通过系统总线发送的外设地址信号映射成对应的I2C外设的寄存器组地址信号，进一步发送至控制模块；控制模块用于根据寄存器组地址信号对相应的寄存器组进行操作，以进一步利用对应的寄存器组对相应的I2C外设进行操作，以实现与对应的外部设备之间的I2C通信。

其中，系统总线接口还用于从系统总线接收处理器发送的操作指令，并确定操作指令的类型；控制模块还用于根据操作指令的类型对相应的寄存器组中对应的寄存器进行操作。

其中，每个寄存器组包括控制寄存器、状态寄存器、指令寄存器、读数据寄存器、写数据寄存器和分频寄存器。

其中，I2C外设包括：控制器接口，连接控制器；I2C逻辑功能块；连接控制器接口；外部设备接口，连接I2C逻辑功能块和对应的外部设备。

其中，控制器接口包括：时钟端口和复位端口，用于分别接收时钟信号和复位信号；控制端口、状态端口、指令端口、读数据端口、写数据端口和时钟分频端口，分别连接控制器中对应的寄存器；外部设备接口包括数据端口和时钟端口，用于连接对应的外部设备。

本申请采用的另一个技术方案是：提供一种I2C总线扩展接口的控制方法，该方法应用于如上述的I2C总线扩展接口，该方法包括：获取处理器发送的控制信号；对控制信号进行译码，以得到外设地址信号和操作指令；根据外设地址信号和操作指令对相应的I2C外设进行操作，以进一步实现与对应的外部设备之间的I2C通信。

本申请采用的另一个技术方案是：提供一种片上系统，该片上系统包括：处理器；I2C总线扩展接口，连接处理器与外部设备，I2C总线扩展接口基于FPGA的逻辑资源实现，I2C总线扩展接口包括：多个I2C外设，分别连接对应的外部设备；系统总线接口，连接处理器的系统总线，用于建立与处理器之间的通信连接；控制器，连接系统总线接口和多个I2C外设，用于根据系统总线接口从处理器接收的外设地址信号对相应的I2C外设进行操作，以进一步实现与对应的外部设备之间的I2C通信。

本申请提供I2C总线扩展接口，该I2C总线扩展接口基于FPGA的逻辑资源实现，并用于连接处理器与外部设备，I2C总线扩展接口包括：多个I2C外设，分别连接对应的外部设备；系统总线接口，连接处理器的系统总线，用于建立与处理器之间的通信连接；控制器，连接系统总线接口和多个I2C外设，用于根据系统总线接口从处理器接收的外设地址信号对相应的I2C外设进行操作，以进一步实现与对应的外部设备之间的I2C通信。通过上述方式，基于FPGA逻辑资源和可编程的特点，对I2C总线接口进行扩展，可动态的调节I2C外设的数量和功能，解决了现有技术中I2C总线接口短缺的问题，另外，还提高了处理器对外部设备的管理和控制能力，增强了处理器的可扩展性和通用性，同时，还降低了I2C接口的设计和应用复杂度，便于使用。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：

图1是本申请提供的片上系统的结构示意图；

图2是本申请提供的I2C总线扩展接口的结构示意图；

图3是本申请提供的控制器的结构示意图；

图4是本申请提供的I2C外设的结构示意图；

图5是本申请提供的控制模块和I2C外设的连接示意图；

图6是本申请提供的I2C总线扩展接口的控制方法的流程示意图；

图7是本申请提供的I2C总线扩展接口的控制方法的指令流程图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。可以理解的是，此处所描述的具体实施例仅用于解释本申请，而非对本申请的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本申请相关的部分而非全部结构。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

参阅图1，图1是本申请提供的片上系统的结构示意图，该片上系统10包括处理器11、FPGA 12，处理器11和FPGA 12通过系统总线13连接。

其中，FPGA 12内部的逻辑资源形成I2C总线扩展接口20，I2C总线扩展接口20通过系统总线13连接处理器11，并连接外部设备。FPGA12内部的逻辑资源主要包括LCB(LogicalControl Block，逻辑控制区块)(包括显示查找表、加法器、寄存器、多路选择器)、时钟网络资源、时钟处理单元、块随机存储器(Block RAM)、DSP核和接口资源。

参阅图2，图2是本申请提供的I2C总线扩展接口的结构示意图，该I2C总线扩展接口20包括系统总线接口21、控制器22和多个I2C外设23。

其中，多个I2C外设23分别连接对应的外部设备；系统总线接口21连接处理器11的系统总线13，用于建立与处理器11之间的通信连接；控制器22连接系统总线接口21和多个I2C外设23，用于根据系统总线接口21从处理器11接收的外设地址信号对相应的I2C外设23进行操作，以进一步实现与对应的外部设备之间的I2C通信。

再结合图3，图3是本申请提供的控制器的结构示意图，控制器22包括控制模块221以及寄存器组222，控制模块221连接系统总线接口21和寄存器组222中的每个寄存器，一个寄存器组222连接多个I2C外设23中的一个，即一个寄存器组222中每个寄存器分别连接一个I2C外设23中的一个端口。

在一可选的实施例中，控制模块221可由组合逻辑电路实现，组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。可选地，在一实施例中，多个寄存器组222可以分别对应一个控制模块221，在另一实施例中，多个寄存器组222可以对应同一个控制模块221。

在一可选的实施例中，寄存器组222中可以包括使能寄存器，其中多个I2C外设23分别连接使能寄存器，控制模块221根据接收到的外设地址信号对对使能寄存器进行操作，进而对相应的I2C外设23进行使能控制。

控制器22进一步包括多组功能寄存器，每一I2C外设23分别连接一组功能寄存器。可选地，功能寄存器可以包括控制寄存器、状态寄存器、指令寄存器、读数据寄存器、写数据寄存器和分频寄存器。

其中，控制寄存器用于控制和确定操作模式以及当前执行任务的特性；状态寄存器用于存放两类信息：一类是体现当前指令执行结果的各种状态信息，另一类是存放控制信息；读数据寄存器用于暂存读取的数据；写数据寄存器用于暂存需要写入的数据。

可选地，在一实施例中，系统总线接口21用于根据控制器22中的寄存器的地址深度，以及多个I2C外设23的数量分配情况，对处理器11的外设地址空间进行地址分段，并在地址分段与寄存器的寄存器地址之间形成映射关系，并进一步通过系统总线13将映射关系发送至处理器11，以使得处理器11能够根据映射关系产生外设地址信号。

进一步地，在另一实施例中，系统总线接口21用于将处理器11通过系统总线13发送的外设地址信号映射成对应的I2C外设23的寄存器组地址信号，进一步发送至控制模块221；控制模块221用于根据寄存器组地址信号对相应的寄存器组222进行操作，以进一步利用对应的寄存器组222对相应的I2C外设23进行操作，以实现与对应的外部设备之间的I2C通信。

其中，由于寄存器组222包括多个寄存器，对于不同的指令需要对不同的寄存器进行操作。

进一步地，系统总线接口221还用于从系统总线13接收处理器11发送的操作指令，并确定操作指令的类型；控制模块221还用于根据操作指令的类型对相应的寄存器组222中对应的寄存器进行操作。

例如，处理器11需要对外部设备A进行读数据操作，将对应的控制信号通过系统总线13发送到系统总线接口21。系统总线接口21对该控制信号进行译码，并得到外设地址和操作指令，然后将该外设地址和操作指令发送给控制器22。控制器22根据外设地址选择相应的寄存器组，并通过该寄存器组对相应的I2C外设23进行操作，其中，由于该操作指令为读数据指令，选择对该寄存器组中的读数据寄存器进行操作，并进一步的通过对应的I2C外设23对外部设备进行读数据操作，并将读取的数据通过读数据寄存器、系统总线接口21、系统总线13发送给处理器11，完成读数据操作。

如图4所示，图4是本申请提供的I2C外设的结构示意图，该I2C外设23包括多个端口。

其中，时钟端口、复位端口连接系统总线13或者系统总线接口21。具体地，时钟端口连接系统总线时钟，复位端口连接系统总线复位。

其中，控制端口连接控制寄存器，状态端口连接状态寄存器，指令端口连接指令寄存器，读数据端口连接读数据寄存器，写数据端口连接写数据寄存器，时钟分频端口连接时钟分频寄存器。

进一步，该I2C外设23还包括两个对外的端口，分别为信号端口(SDA，串行数据线)和时钟端口(SCL，串行时钟线)。

结合上述图1-图4，系统总线13通过FPGA 12内部边界延伸到FPGA 12的内核，与系统总线接口21连接，从而实现处理器11的内核与外部设备的交互。

另外，处理器11基于同一基地址设置多组功能寄存器的偏移地址。以处理器控制三个I2C外设23为例，定义基地址0x10，控制寄存器、状态寄存器、读数据寄存器、写数据寄存器、从地址选择寄存器和使能寄存器的偏移地址分别为0x0、0x1、0x2、0x3、0x4、0x5，仅需要占用6个地址空间。相比于利用三条系统总线来控制三个I2C外设23而言，每个地址包括5个偏移地址，占用15个地址空间，可以节省9个地址空间。采用这种方式，I2C外设23的数量越多，节省的地址空间的数量也越多，效果越明显。

参阅图5，图5是本申请提供的控制模块和I2C外设的连接示意图，其中，本实施例的控制器22包括一个使能寄存器和多个控制模块，每个控制模块对应一组功能寄存器，每个控制模块和一组功能寄存器对应一个I2C外设23。

进一步，使能寄存器连接每个I2C外设23的使能端口，每个控制模块连接处理器中断向量表，系统总线中的复位线连接每个I2C外设23的复位端口，系统总线的时钟线连接每个I2C外设23的时钟端口。

进一步，在一个寄存器组和一个I2C外设23的对应连接中，控制寄存器连接控制端口，状态寄存器连接状态端口，指令寄存器连接指令端口，读数据寄存器连接读数据端口，写数据寄存器连接写数据端口，从地址选择寄存器连接从地址选择端口，时钟分频寄存器连接时钟分频端口。

结合图6和图7，图6是本申请提供的I2C总线扩展接口的控制方法的流程示意图，图7是本申请提供的I2C总线扩展接口的控制方法的指令流程图，该方法包括：

步骤61：获取处理器发送的控制指令。

步骤62：对控制指令进行译码，以得到外设地址信号和操作指令。

步骤63：根据外设地址信号和操作指令对相应的I2C外设进行操作，以进一步实现与对应的外部设备之间的I2C通信。

本实施例提供的I2C总线扩展接口，该I2C总线扩展接口基于FPGA的逻辑资源实现，并用于连接处理器与外部设备，I2C总线扩展接口包括：多个I2C外设，分别连接对应的外部设备；系统总线接口，连接处理器的系统总线，用于建立与处理器之间的通信连接；控制器，连接系统总线接口和多个I2C外设，用于根据系统总线接口从处理器接收的外设地址信号对相应的I2C外设进行操作，以进一步实现与对应的外部设备之间的I2C通信。通过上述方式，基于FPGA逻辑资源和可编程的特点，对I2C总线接口进行扩展，可动态的调节I2C外设的数量和功能，解决了现有技术中I2C总线接口短缺的问题，另外，还提高了处理器对外部设备的管理和控制能力，增强了处理器的可扩展性和通用性，同时，还降低了I2C接口的设计和应用复杂度，便于使用。

在本申请所提供的几个实施方式中，应该理解到，所揭露的方法以及设备，可以通过其它的方式实现。例如，以上所描述的设备实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。

另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是根据本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种I2C总线扩展接口，其特征在于，所述I2C总线扩展接口基于FPGA的逻辑资源实现，并用于连接处理器与外部设备，所述I2C总线扩展接口包括：

多个I2C外设，分别连接对应的外部设备；

系统总线接口，连接所述处理器的系统总线，用于建立与所述处理器之间的通信连接；

控制器，连接所述系统总线接口和所述多个I2C外设，用于根据所述系统总线接口从所述处理器接收的外设地址信号对相应的所述I2C外设进行操作，以进一步实现与对应的所述外部设备之间的I2C通信。

2.根据权利要求1所述的I2C总线扩展接口，其特征在于，

所述控制器包括控制模块和多个寄存器组；

其中，所述控制模块连接所述系统总线接口，每一所述寄存器组分别连接所述控制模块和对应的所述I2C外设。

3.根据权利要求2所述的I2C总线扩展接口，其特征在于，

所述系统总线接口用于根据所述控制器中的寄存器的地址深度，以及所述多个I2C外设的数量分配情况，对所述处理器的外设地址空间进行地址分段，并在所述地址分段与所述寄存器的寄存器地址之间形成映射关系，并进一步通过所述系统总线将所述映射关系发送至所述处理器，以使得所述处理器能够根据所述映射关系产生所述外设地址信号。

4.根据权利要求2所述的I2C总线扩展接口，其特征在于，

所述系统总线接口用于将所述处理器通过所述系统总线发送的外设地址信号映射成对应的所述I2C外设的寄存器组地址信号，进一步发送至所述控制模块；

所述控制模块用于根据所述寄存器组地址信号对相应的所述寄存器组进行操作，以进一步利用对应的所述寄存器组对相应的所述I2C外设进行操作，以实现与对应的所述外部设备之间的I2C通信。

5.根据权利要求4所述的I2C总线扩展接口，其特征在于，

所述系统总线接口还用于从所述系统总线接收所述处理器发送的操作指令，并确定所述操作指令的类型；

所述控制模块还用于根据所述操作指令的类型对相应的所述寄存器组中对应的寄存器进行操作。

6.根据权利要求2所述的I2C总线扩展接口，其特征在于，

每个所述寄存器组包括控制寄存器、状态寄存器、指令寄存器、读数据寄存器、写数据寄存器和分频寄存器。

7.根据权利要求1所述的I2C总线扩展接口，其特征在于，

所述I2C外设包括：

控制器接口，连接所述控制器；

I2C逻辑功能块；连接所述控制器接口；

外部设备接口，连接所述I2C逻辑功能块和对应的所述外部设备。

8.根据权利要求7所述的I2C总线扩展接口，其特征在于，

所述控制器接口包括：

时钟端口和复位端口，用于分别接收时钟信号和复位信号；

控制端口、状态端口、指令端口、读数据端口、写数据端口和时钟分频端口，分别连接所述控制器中对应的寄存器；

所述外部设备接口包括数据端口和时钟端口，用于连接对应的所述外部设备。

9.一种I2C总线扩展接口的控制方法，其特征在于，所述方法应用于如权利要求1-8任一项所述的I2C总线扩展接口，所述方法包括：

获取处理器发送的控制信号；

对所述控制信号进行译码，以得到外设地址信号和操作指令；

根据所述外设地址信号和所述操作指令对相应的所述I2C外设进行操作，以进一步实现与对应的外部设备之间的I2C通信。

10.一种片上系统，其特征在于，所述片上系统包括：

处理器；

I2C总线扩展接口，连接处理器与外部设备，所述I2C总线扩展接口基于FPGA的逻辑资源实现，所述I2C总线扩展接口包括：

多个I2C外设，分别连接对应的外部设备；

系统总线接口，连接所述处理器的系统总线，用于建立与所述处理器之间的通信连接；

控制器，连接所述系统总线接口和所述多个I2C外设，用于根据所述系统总线接口从所述处理器接收的外设地址信号对相应的所述I2C外设进行操作，以进一步实现与对应的所述外部设备之间的I2C通信。

Images