CN112306206B - 控制装置及调整方法 - Google Patents

控制装置及调整方法 Download PDF

Info

Publication number
CN112306206B
CN112306206B CN201911375181.5A CN201911375181A CN112306206B CN 112306206 B CN112306206 B CN 112306206B CN 201911375181 A CN201911375181 A CN 201911375181A CN 112306206 B CN112306206 B CN 112306206B
Authority
CN
China
Prior art keywords
circuit
control circuit
bus
master
slave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911375181.5A
Other languages
English (en)
Other versions
CN112306206A (zh
Inventor
王政治
卢志平
蓝永吉
陈俊吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp
Original Assignee
Nuvoton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp filed Critical Nuvoton Technology Corp
Publication of CN112306206A publication Critical patent/CN112306206A/zh
Application granted granted Critical
Publication of CN112306206B publication Critical patent/CN112306206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3243—Power saving in microcontroller unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Sources (AREA)

Abstract

一种控制装置，用以调整一电压产生器的一输出电压，并包括一主控电路、一从属电路以及一功耗调整控制电路。主控电路耦接一第一总线。从属电路耦接一第二总线。在一正常模式下，功耗调整控制电路将第一及第二总线连接在一起，使得主控电路透过第一及第二总线存取从属电路。在一调整模式下，功耗调整控制电路命令主控电路停止存取从属电路，并且功耗调整控制电路调整输出电压。当主控电路发出一触发信号时，功耗调整控制电路进入调整模式。当主控电路未发出触发信号时，功耗调整控制电路进入正常模式。

Description

控制装置及调整方法
技术领域
本发明有关于一种控制装置，特别是有关于一种用以控制电压调节器的输出电压的控制装置。
背景技术
随着科技的进步，电子装置的功能及种类愈来愈多。一般而言，电子装置的内部具有至少一电压产生器，用以提供至少一操作电压。当操作电压不稳定时，根据该操作电压而动作的电子元件很有可能因不稳定的操作电压而误动作。
发明内容
本发明提供一种控制装置，用以调整一电压产生器的一输出电压，并包括一主控电路、一从属电路以及一功耗调整控制电路。主控电路耦接一第一总线。从属电路耦接一第二总线。功耗调整控制电路耦接于第一及第二总线之间。在一正常模式下，功耗调整控制电路将第一及第二总线连接在一起，使得主控电路透过第一及第二总线存取从属电路。在一调整模式下，功耗调整控制电路命令主控电路停止存取从属电路，并且功耗调整控制电路调整输出电压。当主控电路发出一触发信号时，功耗调整控制电路进入调整模式。当主控电路未发出触发信号时，功耗调整控制电路进入正常模式。
本发明另提供一种调整方法，用以调整一主控电路及一从属电路的一操作电压。主控电路耦接一第一总线。从属电路耦接一第二总线。本发明的调整方法包括：判断主控电路是否执行一特定程序码。当主控电路未执行特定程序码时，电连接第一及第二总线，其中主控电路根据第一总线上的一特定信号存取从属电路。当主控电路执行该特定程序码，命令主控电路进入一等待状态，用以暂停存取从属电路；以及调整操作电压。当操作电压等于一预设值时，命令主控电路离开等待状态。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的操作系统的示意图。
图2A为本发明的调整方法的一可能流程示意图。
图2B为本发明的调整方法的另一可能流程示意图。
符号说明
100：操作系统； 110：电压产生器；
120：控制装置； 121、122：总线；
130：功耗调整控制电路； 140：主控电路；
141：中央处理器； 142：直接存储器存取控制器；
150：从属电路； 151、152：存储器；
153、154：周边芯片； 155：控制器；
156：记忆阵列； SP：特定信号；
ST：触发信号； SD：完成信号；
SA：调整信号； VIN：输入电压；
VOUT：输出电压。
具体实施方式
为让本发明的目的、特征和优点能更明显易懂，下文特举出实施例，并配合所附图式，做详细的说明。本发明说明书提供不同的实施例来说明本发明不同实施方式的技术特征。其中，实施例中的各元件的配置为说明之用，并非用以限制本发明。另外，实施例中图式标号的部分重复，为了简化说明，并非意指不同实施例之间的关联性。
图1为本发明的操作系统的示意图。如图所示，操作系统100包括一电压产生器110以及一控制装置120。电压产生器110转换一输入电压VIN的电平，用以产生一输出电压VOUT。在一可能实施例中，电压产生器110增加输入电压VIN的电平，并将增加后的结果作为输出电压VOUT。因此，输出电压VOUT大于输入电压VIN，但并非用以限制本发明。在其它实施例中，电压产生器110减少输入电压VIN。在此例中，输出电压VOUT小于输入电压VIN。本发明并不限定电压产生器110的电路架构。在一可能实施例中，电压产生器110为一电压调节器(voltage regulator)。在一些实施例中，电压产生器110所产生的输出电压VOUT作为控制装置120的操作电压。
控制装置120包括一功耗调整控制电路(power scaling control circuit)130、一主控电路(master circuit)140以及一从属电路(slave circuit)150。如图所示，主控电路140耦接总线121。主控电路140执行一程序码，并透过总线121发送指令(如读取指令及写入指令)。在本实施例中，主控电路140根据总线121上的一特定信号SP，接收总线121上的资料，或是提供资料至总线121。
举例而言，当特定信号SP为一就绪电平(如一高电平)时，主控电路140读取总线121上的资料，或是提供资料至总线121。然而，当特定信号SP为一等待电平(如一低电平)时，主控电路140进入一等待状态(waiting state)，暂时不读取总线121上的资料，并且暂时不提供资料至总线121。
在本实施例中，当主控电路140执行一功耗调整(power scaling)程序码时，主控电路140发出一触发信号ST，通知功耗调整控制电路130。本发明并不限定主控电路140的架构。只要能够发出存取指令的电路，均可作为主控电路140。在一可能实施例中，主控电路140包括一中央处理器(CPU)141及一直接存储器存取控制器(DMA controller)142的至少一者。在本实施例中，主控电路140的操作电压为输出电压VOUT。
从属电路150耦接总线122，用以根据总线122上的指令而动作。举例而言，当从属电路150透过总线122接收到一读取指令时，从属电路150提供一输出资料至总线122，并设定特定信号SP为一就绪电平。当从属电路150透过总线122接收到一写入指令时，从属电路150接收总线122所传送的资料，并设定特定信号SP为一就绪电平。然而，当从属电路150尚未提供输出资料至总线122时，从属电路150设定特定信号SP为一等待电平。同样地，当从属电路150尚未准备好接收总线122所传送的资料时，从属电路150设定特定信号SP为一等待电平。在本实施例中，从属电路150的操作电压也是输出电压VOUT。
本发明并不限定从属电路150的架构。在一可能实施例中，从属电路150包括存储器151、152以及周边芯片153、154。存储器151具有一控制器155以及一记忆阵列156。控制器155根据总线122上的指令，存取记忆阵列156。在本实施例中，存储器151及152为挥发性存储器(volatile memory)。举例而言，存储器151为一快闪存储器(flash)，存储器152为一静态随机存取存储器(SRAM)，但并非用以限制本发明。在其它实施例中，存储器151及152的至少一者为非挥发性存储器(non-volatile memory)。
本发明不限定周边芯片153及154的种类。在一可能实施例中，周边芯片153为一高阶高效能总线(advanced high-performance bus；AHB)周边芯片，用以耦接外部储存装置。在另一可能实施例中，周边芯片154为一高阶周边总线(advanced peripheral bus；APB)桥接器，用以耦接周边装置(未显示)，并最佳化周边装置的功率消耗。
功耗调整控制电路130耦接于总线121与122之间，并操作于一正常模式或是一调整模式。在本实施例中，当主控电路140执行一功耗调整程序码时，主控电路140发出触发信号ST，使得功耗调整控制电路130进入调整模式。然而，当主控电路140未执行功耗调整程序码时，主控电路140不发出触发信号ST。此时，功耗调整控制电路130进入正常模式。
在正常模式下，功耗调整控制电路130将总线121与122电连接在一起，使得主控电路140透过总线121及122与从属电路150进行交握沟通(handshaking)。在一可能实施例中，主控电路140根据特定信号SP的电平，判断从属电路150是否已就绪。举例而言，当特定信号SP为一等待电平时，表示从属电路150未就绪。因此主控电路140进入一等待状态，暂时不透过总线121及122，存取从属电路150。当特定信号SP为就绪电平时，主控电路140透过总线121及122，存取从属电路150。
在调整模式下，功耗调整控制电路130命令主控电路140停止存取从属电路150。本发明并不限定功耗调整控制电路130如何命令主控电路140停止存取从属电路150。在一可能实施例中，功耗调整控制电路130设定特定信号SP为一等待电平，使得主控电路140进入一等待状态，暂停存取从属电路150。此时，从属电路150无法改变特定信号SP的电平。
在调整模式下，功耗调整控制电路130提供一调整信号SA给电压产生器110。电压产生器110根据调整信号SA调整输出电压VOUT。在一可能实施例中，电压产生器110调降输出电压VOUT，如由原本的3.3V调降至1.5V。在电压产生器110调整输出电压VOUT的过程中，主控电路140与从属电路150暂停动作。以存储器151为例，在调整模式下，控制器155暂停存取记忆阵列156。
在完成调整操作后，电压产生器110产生一完成信号SD。功耗调整控制电路130根据完成信号SD，离开调整模式，并重新进入正常模式。在正常模式下，功耗调整控制电路130不再控制特定信号SP的电平。此时，特定信号SP由从属电路150所控制。从属电路150根据本身的状态，设定特定信号SP的电平。举例而言，当从属电路150已提供输出资料至总线122或是已准备好接收总线122的资料时，从属电路150设定特定信号SP为就绪电平。因此，主控电路140透过总线121接收来自总线122的输出资料，或是透过总线121提供资料至总线122。然而，当从属电路150尚未提供输出资料至总线122或是尚未准备好接收总线122的资料时，从属电路150设定特定信号SP为一等待电平。因此，主控电路140暂不透过总线121及122存取从属电路150。
在本实施例中，在调整模式下，电压产生器110根据调整信号SA调整输出电压VOUT。此时，由于主控电路140与从属电路150已停止动作，故可避免主控电路140与从属电路150因不稳定的输出电压而误动作。另外，当电压产生器110调降输出电压VOUT时，主控电路140与从属电路150根据较小的输出电压VOUT而动作，因而减少主控电路140与从属电路150的功耗。再者，当特定信号SP为等待电平时，主控电路140暂停动作，直到特定信号SP为就绪电平，故不需进入休眠模式，因此不需花费额外的时间唤醒主控电路140。
在其它实施例中，当主控电路140发出触发信号ST时，功耗调整控制电路130监控总线122的状态，用以判断从属电路150是否正在进行一存取动作。当从属电路150正在进行存取动作时，功耗调整控制电路130继续操作于正常模式，将总线121及122电连接在一起。当从属电路150完成存取动作时，功耗调整控制电路130离开正常模式，并进入调整模式，用以调整输出电压VOUT，并命令主控电路140进入等待状态。
图2A为本发明的调整方法之一可能流程图。本发明的调整方法用以调整一主控电路及一从属电路的一操作电压。在一可能实施例中，该操作电压为一电压调节器的输出电压。电压调节器可能转换一输入电压的电平，并将转换结果作为操作电压，提供给主控电路及从属电路。在本实施例中，主控电路耦接一第一总线。从属电路耦接一第二总线。
首先，电连接第一及第二总线(步骤S210)。因此，主控电路透过第一及第二总线存取从属电路。本发明并不限定主控电路及从属电路的架构。只要能够发出存取指令的电路，均可作为主控电路。在一可能实施例中，主控电路包括一中央处理器(CPU)及一直接存储器存取控制器(DMA controller)的至少一者。在其它实施例中，能够根据主控电路所发出的指令作出回复的电路，均可作为从属电路。在一可能实施例中，从属电路包括存储器及周边芯片，如一高阶高效能总线(AHB)周边芯片或是一高阶周边总线(APB)桥接器。
接着，判断主控电路是否执行到一特定程序码(步骤S211)。在一可能实施例中，该特定程序码用以指示调整主控电路的操作电压。当主控电路未执行特定程序码时，表示不需调整操作电压，因此，回到步骤S210，维持第一及第二总线之间的连结。此时，主控电路根据第一总线上的一特定信号存取从属电路。
举例而言，当特定信号为一等待电平，表示从属电路尚未就绪，故主控电路处于一等待状态。当特定信号为一就绪电平时，表示从属电路已就绪，因此，主控电路接收来自从属电路的资料，或是写入资料至从属电路中。
然而，当主控电路执行到特定程序码时，表示需调整操作电压，因此，命令主控电路进入一等待状态(步骤S212)，使得主控电路暂停存取从属电路。在一可能实施例中，步骤S212设定第一总线上的一特定信号为一等待电平。此时，特定信号不再由从属电路所控制。在一可能实施例中，特定信号由一功耗调整控制电路所控制。在其它实施例中，在主控电路进入等待状态后，从属电路可能也停止动作。
在主控电路进入等待状态后，才开始调整操作电压(步骤S213)。在本实施例中，调整操作电压的同时，由于主控电路及从属电路暂停动作，故可避免主控电路及从属电路因变动的操作电压而误动作。在一可能实施例中，一功耗调整控制电路可能发送一调整信号给电压调节器。电压调节器根据调整信号，调整操作电压。在一可能实施例中，电压调节器调降操作电压，但并非用以限制本发明。在其它实施例中，电压调节器可能根据调整信号调高操作电压。
判断操作电压是否等于一预设值(步骤S214)。在一可能实施例中，当电压调节器完成调整操作时，电压调节器产生一完成信号。因此，功耗调整控制电路根据完成信号，便可得知操作电压是否已等于预设值。当功耗调整控制电路未收到完成信号时，表示操作电压不等于预设值，因此，回到步骤S214，等待电压调节器产生完成信号。
当电压调节器产生完成信号时，表示操作电压等于预设值。因此，命令主控电路离开等待状态(步骤S215)。在一可能实施例中，当主控电路离开等待状态时，改由从属电路控制特定信号的电平。在此例中，当从属电路已就绪时，从属电路设定特定信号为一就绪电平(如高电平)。当从属电路未就绪时，从属电路设定特定信号为一等待电平(如低电平)。此时，功耗调整控制电路不再控制特定信号。
当电压调节器根据调整信号调降操作电压时，便可减少主控电路及从属电路的功耗。在电压调节器完成调整操作后，主控电路及从属电路才根据操作电压而动作，故可确保主控电路及从属电路运作正常。另外，即使主控电路处于等待模式，等待从属电路就绪，主控电路仍持续工作在正常模式下。由于主控电路不需离开正常模式而进入一睡眠模式，故不需花费时间等待主控电路重新进入正常模式。
图2B为本发明的调整方法的另一流程示意图。图2B相似图2A，不同之处在于，图2B多了步骤S216。由于图2B的步骤S210～S215已叙述如上，故不再赘述。在本实施例中，当主控电路执行到特定程序码时，监控第二总线的状态，用以判断从属电路是否正在进行一存取动作(步骤S216)。当从属电路正在进行存取动作时，继续电连接第一及第二总线(步骤S210)。当从属电路完成存取动作时，命令主控电路进入等待状态(步骤S212)。
本发明的调整方法，或特定型态或其部份，可以以程序码的型态存在。程序码可储存于实体媒体，如软盘、光碟片、硬盘、或是任何其他机器可读取(如计算机可读取)储存媒体，亦或不限于外在形式的计算机程序产品，其中，当程序码被机器，如计算机载入且执行时，此机器变成用以参与本发明的控制装置。程序码也可透过一些传送媒体，如电线或电缆、光纤、或是任何传输型态进行传送，其中，当程序码被机器，如计算机接收、载入且执行时，此机器变成用以参与本发明的装置。当在一般用途处理单元实作时，程序码结合处理单元提供一操作类似于应用特定逻辑电路的独特装置。
除非另作定义，在此所有词汇(包含技术与科学词汇)均属本发明所属技术领域中具有通常知识者的一般理解。此外，除非明白表示，词汇于一般字典中的定义应解释为与其相关技术领域的文章中意义一致，而不应解释为理想状态或过分正式的语态。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰。举例来，本发明实施例所系统、装置或是方法可以硬件、软件或硬件以及软件的组合的实体实施例加以实现。因此本发明的保护范围以权利要求书所界定者为准。

Claims (8)

1.一种控制装置，其特征在于，用以调整一电压产生器的一输出电压，并包括：
一主控电路，耦接一第一总线；
一从属电路，耦接一第二总线；以及
一功耗调整控制电路，耦接于该第一总线及第二总线之间，在一正常模式下，该功耗调整控制电路将该第一总线及第二总线连接在一起，使得该主控电路透过该第一总线及第二总线存取该从属电路，在一调整模式下，该功耗调整控制电路命令该主控电路停止存取该从属电路，并调整该输出电压；
其中，当该主控电路发出一触发信号时，该功耗调整控制电路进入该调整模式，当该主控电路未发出该触发信号时，该功耗调整控制电路进入该正常模式，
其中该主控电路与该从属电路共用该电压产生器；
在该调整模式下，该功耗调整控制电路设定该第一总线所传送的一特定信号为一等待电平，使得该主控电路停止存取该从属电路；
在该调整模式下，该功耗调整控制电路提供一调整信号给该电压产生器，使得该电压产生器调整该输出电压，在完成调整操作后，该电压产生器产生一完成信号，该功耗调整控制电路根据该完成信号，离开该调整模式，并重新进入该正常模式，在该正常模式下，该功耗调整控制电路不再控制该特定信号的电平，在该正常模式下，该特定信号由该从属电路所控制。
2.根据权利要求1所述的控制装置，其特征在于，在该正常模式下，该从属电路透过该第二总线及第一总线提供该特定信号给该主控电路。
3.根据权利要求1所述的控制装置，其特征在于，在该正常模式下，该主控电路及该从属电路根据该输出电压而动作。
4.根据权利要求1所述的控制装置，其特征在于，在该调整模式下，该主控电路及该从属电路暂停运作。
5.根据权利要求1所述的控制装置，其特征在于，该主控电路包括一中央处理器及一直接存储器存取控制器的至少一者。
6.根据权利要求1所述的控制装置，其特征在于，该从属电路包括至少一存储器及至少一周边芯片。
7.根据权利要求1所述的控制装置，其特征在于，该电压产生器为一电压调节器，其中该电压调节器根据一输入电压产生该输出电压，该输入电压大于该输出电压，当该主控电路发出该触发信号时，该功耗调整控制电路监控该第二总线的状态，用以判断该从属电路是否正在进行一存取动作，当该从属电路正在进行该存取动作时，该功耗调整控制电路操作于该正常模式，当该从属电路完成该存取动作时，该功耗调整控制电路进入该调整模式。
8.一种调整方法，其特征在于，用以调整一主控电路及一从属电路的一操作电压，该主控电路耦接一第一总线，该从属电路耦接一第二总线，该调整方法包括：
判断该主控电路是否执行一特定程序码；
当该主控电路未执行该特定程序码时，电连接该第一总线及第二总线，其中该主控电路根据该第一总线上的一特定信号存取该从属电路；
当该主控电路执行该特定程序码：
设定该特定信号为一等待电平，用于命令该主控电路进入一等待状态，暂停存取该从属电路；
发送一调整信号给一电压调节器；
判断该电压调节器是否产生一完成信号；以及
当该电压调节器产生该完成信号时，命令该主控电路离开该等待状态，
其中该主控电路与该从属电路共用同一电压产生器，该电压产生器提供该操作电压，
其中当该电压调节器产生该完成信号时，该特定信号由该从属电路所控制。
CN201911375181.5A 2019-08-02 2019-12-27 控制装置及调整方法 Active CN112306206B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108127439A TWI722521B (zh) 2019-08-02 2019-08-02 控制裝置及調整方法
TW108127439 2019-08-02

Publications (2)

Publication Number Publication Date
CN112306206A CN112306206A (zh) 2021-02-02
CN112306206B true CN112306206B (zh) 2024-02-20

Family

ID=74260193

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911375181.5A Active CN112306206B (zh) 2019-08-02 2019-12-27 控制装置及调整方法

Country Status (3)

Country Link
US (1) US11194741B2 (zh)
CN (1) CN112306206B (zh)
TW (1) TWI722521B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5642489A (en) * 1994-12-19 1997-06-24 International Business Machines Corporation Bridge between two buses of a computer system with a direct memory access controller with accessible registers to support power management
US5930523A (en) * 1993-09-17 1999-07-27 Hitachi Ltd. Microcomputer having multiple bus structure coupling CPU to other processing elements
CN1251670A (zh) * 1997-04-07 2000-04-26 国际商业机器公司 计算机系统中对功能卡实现无破坏性带电插入和拔出的方法和系统
WO2000067136A1 (en) * 1999-04-29 2000-11-09 Koninklijke Philips Electronics N.V. Communication bus system and apparatus for use in a communication bus system
CN1696917A (zh) * 2004-07-07 2005-11-16 威盛电子股份有限公司 主从系统中直接内存存取控制器及总线结构
CN101399496A (zh) * 2007-09-27 2009-04-01 群联电子股份有限公司 具有数字脉宽频率调制的转换器电路,其方法及其控制器
CN101819557A (zh) * 2009-04-14 2010-09-01 威盛电子股份有限公司 致能与提供一总线上的一多核环境的装置与方法
CN102749985A (zh) * 2011-04-22 2012-10-24 纬创资通股份有限公司 动态调整总线时钟的方法及其装置
CN103366211A (zh) * 2008-03-19 2013-10-23 株式会社东芝 存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法以及存储器系统控制方法
CN103809467A (zh) * 2012-11-05 2014-05-21 泰科电子(上海)有限公司 智能连接器
CN103975288A (zh) * 2011-12-21 2014-08-06 英特尔公司 包括低功率状态的进入和退出等待时间减少的能效和节能的方法和系统
CN105528314A (zh) * 2015-12-28 2016-04-27 华为技术有限公司 一种数据处理方法及控制设备
CN109144922A (zh) * 2017-06-16 2019-01-04 纬颖科技服务股份有限公司 数据传输装置及其方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5570002A (en) * 1994-02-18 1996-10-29 Ergo Mechanical Systems, Incorporated Universal power-supply connection system for multiple electronic devices
CA2317560A1 (en) * 1997-11-17 1999-05-27 Patrick H. Potega Universal power supply
US7898278B2 (en) * 2007-11-05 2011-03-01 Arm Limited Power control circuitry, circuitry for analysing a switched power rail, and method of controlling connection of a power source to a switched power rail
US8442697B2 (en) * 2007-12-18 2013-05-14 Packet Digital Method and apparatus for on-demand power management
US20090249090A1 (en) * 2008-03-28 2009-10-01 Schmitz Michael J Method and apparatus for dynamic power management control using parallel bus management protocols
US9395780B2 (en) * 2011-04-21 2016-07-19 Texas Instruments Incorporated USB bridge circuit gating RID—A and RID—GND for IDGND
CN102566739B (zh) * 2012-01-06 2014-11-26 威盛电子股份有限公司 多核处理器系统及其动态电源管理方法与控制装置
US9811142B2 (en) * 2014-09-29 2017-11-07 Apple Inc. Low energy processor for controlling operating states of a computer system
TWI546676B (zh) * 2015-10-26 2016-08-21 新唐科技股份有限公司 主控電子裝置及其通訊方法
US10756627B2 (en) * 2017-09-14 2020-08-25 Microchip Technology Incorporated Enhanced switching regulator topology with adaptive duty control and seamless transition of operating modes

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930523A (en) * 1993-09-17 1999-07-27 Hitachi Ltd. Microcomputer having multiple bus structure coupling CPU to other processing elements
US5642489A (en) * 1994-12-19 1997-06-24 International Business Machines Corporation Bridge between two buses of a computer system with a direct memory access controller with accessible registers to support power management
CN1251670A (zh) * 1997-04-07 2000-04-26 国际商业机器公司 计算机系统中对功能卡实现无破坏性带电插入和拔出的方法和系统
WO2000067136A1 (en) * 1999-04-29 2000-11-09 Koninklijke Philips Electronics N.V. Communication bus system and apparatus for use in a communication bus system
US6636923B1 (en) * 1999-04-29 2003-10-21 Koninklijke Philips Electronics N.V. Communication bus system with protocol for detecting presence of slave device
CN1696917A (zh) * 2004-07-07 2005-11-16 威盛电子股份有限公司 主从系统中直接内存存取控制器及总线结构
CN101399496A (zh) * 2007-09-27 2009-04-01 群联电子股份有限公司 具有数字脉宽频率调制的转换器电路,其方法及其控制器
CN103366211A (zh) * 2008-03-19 2013-10-23 株式会社东芝 存储器装置、主机装置、存储器系统、存储器装置控制方法、主机装置控制方法以及存储器系统控制方法
CN101819557A (zh) * 2009-04-14 2010-09-01 威盛电子股份有限公司 致能与提供一总线上的一多核环境的装置与方法
CN102749985A (zh) * 2011-04-22 2012-10-24 纬创资通股份有限公司 动态调整总线时钟的方法及其装置
CN103975288A (zh) * 2011-12-21 2014-08-06 英特尔公司 包括低功率状态的进入和退出等待时间减少的能效和节能的方法和系统
CN103809467A (zh) * 2012-11-05 2014-05-21 泰科电子(上海)有限公司 智能连接器
CN105528314A (zh) * 2015-12-28 2016-04-27 华为技术有限公司 一种数据处理方法及控制设备
CN109144922A (zh) * 2017-06-16 2019-01-04 纬颖科技服务股份有限公司 数据传输装置及其方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
基于DSP的ARINC429总线接口卡的设计与实现;张华强;郭小娟;张庆荣;;计量与测试技术(第10期);全文 *

Also Published As

Publication number Publication date
TWI722521B (zh) 2021-03-21
TW202107295A (zh) 2021-02-16
US11194741B2 (en) 2021-12-07
CN112306206A (zh) 2021-02-02
US20210034551A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
CA2667422A1 (en) Method and apparatus for power throttling a processor in an information handling system
TW201339820A (zh) 使用串列介面之適應性電壓比例調整
US11977429B2 (en) System and method to maintain optimal system performance within user defined system level power cap in a changing workload environment
TW201545164A (zh) 可以改善記憶體讀取表現之方法和裝置
JP2002351737A (ja) 半導体記憶装置
CN101813968B (zh) 用于时钟信号锁频的电压稳定
CN110399328B (zh) 一种板载图形处理器控制方法与装置
US7120807B2 (en) Apparatus for resetting power management enable register and resetting power management register based on an operating system instruction and output of power management enable register
CN112306206B (zh) 控制装置及调整方法
US10692544B2 (en) Methods of command based and current limit controlled memory device power up
CN112306218B (zh) 控制装置及调整方法
CN111475432B (zh) 一种从机启动控制装置、单总线系统及其控制方法
CN1937075B (zh) 数据传送操作完成检测电路和包含其的半导体存储器件
JP2006236241A (ja) 周辺装置
US20110119522A1 (en) Electronic device with reduced power consumption in external memory
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法
CN219143450U (zh) 一种基于嵌入式ec的存储介质切换电路、系统及终端设备
US8677164B2 (en) Microcomputer and control method thereof
CN116755537A (zh) 一种服务器供电电路以及方法
CN115694160A (zh) 一种电源的控制方法和控制装置
CN116991624A (zh) 一种芯片的sram-crc检测电路及方法
CN115963886A (zh) 电压控制电路、方法及终端
CN112416677A (zh) 一种具有软关机功能的服务器和软关机方法
JPH0553679A (ja) 電子計算機装置
JP2000242311A (ja) プログラマブルコントローラ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant