CN101399496A - 具有数字脉宽频率调制的转换器电路,其方法及其控制器 - Google Patents

具有数字脉宽频率调制的转换器电路,其方法及其控制器 Download PDF

Info

Publication number
CN101399496A
CN101399496A CN200810086424.9A CN200810086424A CN101399496A CN 101399496 A CN101399496 A CN 101399496A CN 200810086424 A CN200810086424 A CN 200810086424A CN 101399496 A CN101399496 A CN 101399496A
Authority
CN
China
Prior art keywords
pulse
clock signal
voltage
signal
converter circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810086424.9A
Other languages
English (en)
Other versions
CN101399496B (zh
Inventor
林谕栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Phison Electronics Corp
Original Assignee
Phison Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=40508085&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN101399496(A) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Phison Electronics Corp filed Critical Phison Electronics Corp
Publication of CN101399496A publication Critical patent/CN101399496A/zh
Application granted granted Critical
Publication of CN101399496B publication Critical patent/CN101399496B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/06—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider
    • H02M3/07—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps

Abstract

本发明公开了一种转换器电路，其中在此转换器中，电压转换单元接收输入电压，且通过以控制时脉信号为基础的切换操作而根据输入电压的量值来输出一输出电压。比较电路通过将输出电压与参考电压进行比较而产生电源良好脉冲信号。脉宽频率调制电路接收电源良好脉冲信号以及源时脉信号以提供控制时脉信号。在电源良好脉冲信号保持第一逻辑状态的周期期间，源时脉信号的脉宽会逐渐改变且源时脉信号的频率亦会改变，并且经脉宽频率调制的源时脉信号会输出以作为控制时脉信号。

Description

具有数字脉宽频率调制的转换器电路，其方法及其控制器
技术领域
本发明是关于一种转换器电路。更特定言，本发明是关于一种具有脉宽频率调制的转换器电路、其方法以及其控制器。
背景技术
诸如DC至DC转换器的转换器为接收直流(direct current，DC)输入电压且产生DC输出电压的设备。通常，所产生的输出具有不同于输入的电压电平。此外，DC至DC转换器被用以提供杂讯隔离(noise isolation)、电源总线调节(power busregulation)等等。
目前，转换器电路设计主要有三种。此等转换器电路针对给定输入电压判定输出电压的量值以及极性。第一种转换器(降压调节器(buck regulator))为平均输出电压低于输入电压的前向转换器。第二种为升压调节器(boost regulator)，其为储能转换器，其中平均输出电压高于输入电压。最后，第三种转换器(升降压调节器(buck-boost regulator))亦为储能转换器，其中输出电压的量值可能低于或高于输入电压。
图1绘示用于控制输出电压的电平的传统转换器电路的实例。在图1的转换器电路100中，使用比较器140以将节点132上的电压电平与预定参考电压Vref的电压电平进行比较。如图所示，节点132上的电压电平是由经由电阻器R1及电阻器R2所构成的分压器的输出电压Vout来提供。当节点132上的电压电平达到参考电压Vref的电压电平时，则比较器140的输出信号C2会使开关S5断开，由此停止提供时脉信号C1。相反的，当节点132上的电压电平低于参考电压Vref时，则比较器140的输出信号C2会使开关S5接通，由此提供时脉信号C1以使转换器电路100可操作。因此，当输出电压Vout的电位足够高时，则可停止提供时脉信号C1且减少不必要的电源消耗。在此，输出电压Vout等于Vin×(R1+R2)/R2。当将输出电压Vout充电至所要电压电平时，则由于转换器电路100的输出端子上仍存在负载，因此开关S5将频繁地接通或断开。开关S5的此切换操作可在短脉冲时间宽度内启动。短时间脉宽会在Vout上产生高频率杂讯(如图1所示的101)。因此，输出电压Vout的信号品质会到影响，且在输出电压Vout中会存在杂讯。
为了避免传统DC至DC电压转换器中的杂讯问题，一般是提供一种频率调制机制以用于当转换器电路的输出电压高于预定值时控制(而非停止提供)时脉信号。
举例而言，在具有频率调制机制的转换器电路中，可通过改变控制时脉信号的频率来调整输出电压。例如，如图2所示，转换器电路200用于对控制时脉信号的频率进行控制，其包括升降压单元202与频率调制单元204。在升降压单元202中，时脉信号C1会控制开关S1与开关S3，且通过以反相器210来反置时脉信号C1的相位而获得的互补信号C1′会控制开关S2与开关S4。当时脉信号C1处于高逻辑电平时，则开关S1与开关S3会被接通传导(接通)，且开关S2与开关S4会被断开传导(断开)。通过对电容器220充电而使连接至交换飞驰电容器(switchingflying capacitor)220的一端子的节点EXP上的电位增加至输入电压Vin。当时脉信号C1处于低逻辑电平时，则开关S1与开关S3会被断开，且开关S2与开关S4会被接通。此时，连接至电容器220的另一端子的节点EXN会经由开关S4耦接至输入电压Vin，且电容器220的两个端子之间的电位差亦仍保持为输入电压Vin。因此，节点EXN的电位会增至输入电压Vin的两倍，且在接通开关S2之后输出电压Vout会变为输入电压Vin的两倍，且将负载电容器(load capacitor)230充电至预期输出电压Vout。
若输出电压Vout的所要电平未达到输入电压的两倍时，则会提供参考电压Vref来控制输出电压Vout的电平。频率调制单元204用以控制时脉信号C1的频率，藉此，输出电压Vout的电位的增加速率会受到控制。在一实施例中，频率调制单元204包括比较器240、D型正反器(D-type flip-flop)250、反相器260以及NOR门270。
如图2所示，比较器240的正极输入端子是耦接至节点232，且比较器240的负极端子是耦接至预定参考电压Vref。若经由电阻器R3与电阻器R4所构成的分压器而耦接至输出电压Vout的节点232的电压电平达到参考电压Vref时，则从比较器240输出的时脉脉冲PG(电源良好信号)会为低逻辑电平；且若节点232的电压电平高于参考电压Vref时，则从比较器240输出的信号PG会为高逻辑电平。
依据时脉脉冲PG，施予至升降压单元202的时脉信号C1的频率会对应地改变。时脉信号CLK是用作为频率调制单元204的操作时脉。时脉信号CLK用以以控制D型正反器250的操作，即时脉信号CLK的下降边缘或上升边缘会触发D型正反器250以向输出端子Q传送输入信号(在输入端子D上)。NOR门270会在D型正反器250的输出信号252(位于输出端D上的信号)以及由反相器260对时脉信号CLK进行反相后所获得的互补时脉信号CLK′上执行逻辑操作，并且会获得频率调制信号C1来控制升降压单元202中的开关。
由于比较器240会输出PG信号，其表示输出电压Vout可能已在控制机制的操作周期期间被过度充电。为防止输出电压Vout具有过高振幅，电容器230的电容值通常是远大于电容器220的电容值。因此，当输出电压Vout的电位升至输入电压Vin的两倍时，则会使用电容器230的分压作用来降低输出电压Vout的电平。假设电容器220的电容值为CFly，且电容器230的电容值为CLoad，初始输出电压为Vout1，且输出电压Vout2为电容器220以及电容器230的分压作用之后的电压时，则降低的输出电压Vout2等于Vout2＝(Vout1×CLoad+2Vin×CFly)/(CLoad+CFly)。
然而，若将转换器电路200应用于比例缩小设备(例如，应用于具有极小尺寸要求的微型存储卡)时，则转换器电路200的厚度会受到限制，此意味着电容器230的最大可用电容值亦会受到限制。所述限制会使得难以在本领域中愈来愈风行的比例缩小设备中应用转换器电路230。
发明内容
本发明提供一种具有脉宽频率调制(pulse width frequency modulation，PWFM)机制的转换器电路、其电压转换方法及其控制器。在脉宽频率调制机制中，施予至频率调制单元(frequency modulation unit)以用于操作的时脉的脉宽会经过调制，例如以步长(step-size)机制而逐渐改变。亦即，所施予时脉的脉宽与频率的增加或减少会对应转换器电路的输出特征而受到控制。
在一实施例中，本发明的转换器电路包括电压转换单元(voltage convertingunit)、脉宽调制电路(pulse width modulation circuit)以及频率调制电路(frequency modulation circuit)。电压转换单元接收输入电压且通过以控制时脉信号(control clock signal)为基础的切换操作而根据输入电压的量值来输出输出电压。脉宽调制单元用以接收源时脉信号并且对源时脉进行脉宽调制。频率调制单元用于通过将输出电压与参考电压进行比较而产生电源良好脉冲信号，并且依据电源良好脉冲信号与脉宽调制单元的输出来产生控制时脉信号。若输出电压大于参考电压时，则所述电源良好脉冲信号是在第一逻辑状态，并且在电源良好脉冲信号保持第一逻辑状态的周期期间，源时脉信号的脉宽会以步长机制而逐渐改变且源时脉信号的频率亦会改变，且脉宽频率调制的源时脉信号会输出以作为控制时脉信号。
在一实施例中，电源良好脉冲信号保持第一逻辑状态的周期期间，源时脉信号的脉宽会以步长机制按步长逐渐改变且源时脉信号的频率亦会改变。
在一实施例中，脉宽调制单元包含串联连接的多个延迟单元(delay unit)，且串联连接的延迟单元的输入是耦接至源时脉信号。源时脉信号的脉宽会以步长机制由源时脉信号所通过的数个延迟单元逐渐改变，且脉宽调制单元会产生脉冲调制的信号。
上述脉宽调制单元还包含多个开关，每一开关分别经由第一逻辑门插入在每一延迟单元的输出与脉宽调制单元的输出之间，其中通过控制此些开关可产生具有不同脉宽的脉冲调制信号。
在一实施例中，脉宽调制单元包含双向移位电路(bidirectional shiftingcircuit)以用于提供多个控制信号来控制接通或切断开关。
上述双向移位电路会接收触发时脉脉冲(trigger clock pulse)与方向时脉脉冲(directional clock pulse)，双向移位电路是依据触发时脉脉冲而被触发以操作，且根据方向时脉脉冲而控制信号移位，由此改变脉冲调制信号的脉宽。
在一实施例中，脉宽调制单元包含用于计数电源良好脉冲信号保持第一逻辑状态的次数且输出方向时脉脉冲以及触发时脉脉冲的计数电路，只要次数达到预定值便启动来自于计数电路的方向时脉脉冲。
在一实施例中，上述的输入电压会与参考电压进行比较，若输入电压大于参考电压时，则其指示电压转换单元作为降压调节器进行操作，且使转换器电路中用于进行切换操作的部分开关停止以避免增加输出电压。
在一实施例中，当上述的电压转换单元操作为降压调节器时，则移位电路所提供的控制信号的其中之一会被用以判断控制时脉信号是否是以全时脉宽度模式操作，若是，则再次使用所停止的部分开关以进行操作。
在一实施例中，每当上述的转换器电路启动时，则检测输出电压，用于源时脉信号的第一时脉的该脉宽频率调制的源时脉信号会调整至最小脉宽。
在一实施例中，每当检测到电源良好信号的脉冲或输出电压低于预定所需的电平时，则用于源时脉信号的第一时脉的该脉宽频率调制的源时脉信号会调整至最小脉宽。
在一实施例中，上述的电压转换单元为降压调节器。
在一实施例中，上述的电压转换单元为升压调节器。
在一实施例中，上述的电压转换单元为升降压调节器。
在一实施例中，上述的电压转换单元使用电容器作为能量储存装置以用于将输入电压转换为输出电压。
在一实施例中，上述的电压转换单元使用电感器作为能量储存装置以用于将输入电压转换为输出电压。
本发明提供一种电压转换方法，其包含：接收输入电压且通过以控制时脉信号为基础的切换操作而根据输入电压的量值来输出输出电压；通过将输出电压与参考电压进行比较而产生电源良好脉冲信号，若输出电压大于参考电压时，则电源良好脉冲信号是在第一逻辑状态；以及接收电源良好脉冲信号以及源时脉信号以产生所述控制时脉信号，其中在电源良好脉冲信号保持在第一逻辑状态的周期期间，源时脉信号的脉宽会以步长机制而逐渐改变且源时脉信号的频率亦会改变，且所脉宽频率调制的源时脉信号会被输出作为控制时脉信号。
在一实施例中，在上述的电源良好脉冲信号保持在第一逻辑状态的周期期间，源时脉信号的脉宽会以步长机制依步长而逐渐改变且源时脉信号的频率亦会改变。
在一实施例中，上述的电源良好脉冲信号保持在第一逻辑状态的周期期间，通过依据计数时脉来计数电源良好脉冲信号保持第一逻辑状态的次数，只要次数达到预定值时，源时脉信号的脉宽便以步长机制依步长而逐渐改变且源时脉信号的频率亦会改变。
在一实施例中，上述的电压转换方法还包含将输入电压与参考电压进行比较，若输入电压大于参考电压时，则指示电压转换进行操作以用于进行降压调节，并且输出电压会被停止增加。
在一实施例中，上述的电压转换方法中每当电压转换启动时，则将对应源时脉信号的第一时脉的源时脉信号的脉宽调整至最小脉宽。
本发明提供一种转换器电路，其包含电压转换单元、脉宽调制电路以及频率调制电路。电压转换单元接收输入电压且通过以控制时脉信号为基础的切换操作而根据输入电压的量值来输出输出电压。脉宽调制单元用以接收源时脉信号并且对源时脉进行脉宽调制。频率调制单元用于通过将输出电压与参考电压进行比较而产生电源良好脉冲信号，并且依据电源良好脉冲信号与脉宽调制单元的输出来产生控制时脉信号。若所述输出电压大于所述参考电压时，则所述电源良好脉冲信号是在第一逻辑状态，并且在所述电源良好脉冲信号保持在所述第一逻辑状态的周期期间，所述源时脉信号的脉宽会逐渐改变且所述源时脉信号的频率亦会改变，且所脉宽频率调制的源时脉信号会被输出以作为所述控制时脉信号。
本发明提供一种控制器，其用以介接在存储器设备与提供主机电源的主机之间。控制器包含DC至DC电源管理器(DC-to-DC power manager)以用于将主机电源调节为用以进行存储器设备的操作的电源。DC至DC电源管理器包含具有脉宽频率调制(PWFM)机制的前述转换器电路。
为使本发明的上述以及其他目的、特征以及优点能更明显易懂，下文特举本发明的较佳实施例，并配合附图，作详细说明如下。
附图说明
图1绘示传统转换器电路。
图2绘示包括升降压单元以及频率调制单元的转换器电路，所述频率调制单元具有对控制时脉信号的频率进行控制的功能。
图3A绘示包括本发明的实施例的脉宽频率调制机制的转换器电路。
图3B绘示图3A的转换器电路的时序图。
图4绘示用于说明本发明的实施例的双向移位机制的电路。
图5绘示说明本发明的转换器电路中所提供的计数机制的实施例的电路。
图6A以及图6B绘示本发明的实施例的转换器电路的示意性方块图。
图7绘示使用图6的脉宽频率调制的转换器电路的时序图。
图8绘示本发明的另一实施例的转换器电路的示意图。
图9绘示使用图8的脉宽频率调制的转换器电路的时序图。
图10绘示用于说明本发明的另一实施例的双向移位机制的电路，其具有软启动功能以及短路保护功能。
图11绘示具有本发明的实施例的DC至DC电源管理器的多媒体卡(MMC)的示意图。
具体实施方式
为解决传统技术的问题，本发明提供具有脉宽频率调制机制的电压转换器电路。以图3A所示为例，位于转换器电路300的输出端子上的负载电容器330无需具有较大电容值，此使得转换器电路300可应用于包括比例缩小的小型设备在内的各种电气设备。在脉宽频率调制机构中，控制时脉信号不仅在频率上而且亦在脉宽上会受到控制。
本发明中提供的脉宽调制机制会逐渐增加或减小施予至频率调制单元的时脉的脉宽。亦即，所施予的时脉的脉宽的增加或减少会受到控制，其会视转换器电路的输出的电压电平而定。
在一实施例中，可通过计数PG状态来实施脉宽调制机制，其是视输出电压与预定参考电压的比较而定。例如，若在计数后，PG状态保持逻辑高电平持续五次以上时，则以预定值来减小所施予的时脉的脉宽以减少转换器电路的充汲电荷量。若在再次计数之后，PG状态仍保持逻辑高电平持续五次以上时，则此意谓转换器电路的输出电压电平仍远高于所要电平，因此会再次以同一预定值来减小所施予的时脉的脉宽以减少输出端的充汲电荷量。若PG状态改变其相位且在计数之后仍保持逻辑低电平持续五次以上时，则以同一预定值来增加所施予的时脉的脉宽。
用于增加或减小所施予的时脉的脉宽的预定值是视位于转换器电路的输出处的负载电容器的电容值而定。使用诸如步长(step size)变化的机制来改变时脉的脉宽的原因是若改变脉宽的频率并不很高时，则转换器电路的输出电压会较为干净，此意谓转换器电路的输出中的杂讯会显著减少。
请参照图3A，其显示本发明的一实施例的转换器电路300。转换器电路300用于对控制时脉信号的频率进行控制，其包括电压转换单元302以及频率调制单元304。
在本发明实施例中，电压转换单元302是升降压调节器，因此在此亦可称为升降压单元302。然而必须了解的是，本发明不限于此，在本发明另一实施例中电压转换单元302亦可为降压调节器或升压调节器。在升降压单元302中，时脉信号C1会控制开关S1与开关S3，且通过反相器310来倒置时脉信号C1的相位而获得的互补信号C1′会控制开关S2与开关S4。当时脉信号C1处于高逻辑电平时，则开关S1与开关S3被接通传导(接通)，且开关S2与开关S4被断开传导(断开)。通过对电容器320充电而使连接至交换飞驰电容器320的一端子的节点EXP上的电位增加至输入电压Vin。当时脉信号C1处于低逻辑电平时，则开关S1与开关S3会被断开，且开关S2与开关S4会被接通。此时，连接至电容器320的另一端子的节点EXN经由开关S4耦接至输入电压Vin，且电容器320的两个端子之间的电位差亦仍保持为输入电压Vin。因此，节点EXP的电位会增至输入电压Vin的两倍，且在接通开关S2之后，输出电压Vout会变为输入电压Vin的两倍，且会将负载电容器330充电至预期输出电压Vout。
若输出电压Vout的所要电平未达到输入电压的两倍时，则会提供参考电压Vref来控制输出电压Vout的电平。
频率调制单元304用以控制时脉信号C1的频率，藉此，输出电压Vout的电位的增加速率会受到控制。例如，在一实施例中，频率调制单元304包括比较器340、D型正反器350、反相器360以及NOR门370。
如图3A所示，比较器340的正极输入端子是耦接至节点332，且比较器340的负极端子是耦接至预定参考电压Vref。例如，若经由电阻器R3与电阻器R4所构成的分压器而耦接至输出电压Vout的节点332的电压电平低于参考电压Vref时，则从比较器340输出的时脉脉冲PG(电源良好信号)为低逻辑电平；且若节点332的电压电平高于参考电压Vref时，则来自比较器340的信号PG为高逻辑电平。
依据时脉脉冲PG施予至升降压单元302的时脉信号C1的频率会相对应地改变。时脉信号CLK是用作为频率调制单元304的操作时脉。时脉信号CLK用以控制D型正反器350的操作，亦即时脉信号CLK的下降边缘或上升边缘会触发D型正反器350以向输出端子Q传送输入信号(在输入端子D上)。NOR门370会在D型正反器350的输出信号352(位于输出端D上的信号)以及由反相器360对时脉信号CLK进行反相后所获得的互补时脉信号CLK′上执行逻辑运算，且获得频率调制信号C1来控制升降压单元302中的开关。
由于比较器340会输出PG信号，因此其表示输出电压Vout可能已在控制机制的操作周期期间被过度充电。为防止输出电压Vout具有过高振幅，电容器330的电容值通常远大于电容器320的电容值。因此，当输出电压Vout的电位升至输入电压Vin的两倍时，则会使用电容器330的分压作用来降低输出电压Vout的电平。
转换器电路300还包括脉宽调制单元306。脉宽调制单元306会以不同脉宽对提供至频率调制单元304作为操作时脉的时脉信号CLK进行调制。在一实施例中，脉宽调制单元306包括串联连接的多个延迟单元、多个开关、反相器390以及逻辑AND门392，例如串联连接的四个延迟单元382、延迟单元384、延迟单元386及延迟单元388以及五个开关SA、开关SB、开关SC、开关SD及开关SE，然而必须了解的是本发明不限于此。延迟单元388的输入是耦接至时脉信号CLK_S，且延迟单元388的输出是耦接至延迟单元386的输入。此些延迟单元串联连接且此些延迟单元的输出分别经由开关SA、开关SB、开关SC以及开关SD耦接至反相器390的输入。反相器390的输入亦是经由开关SE耦接至电压Vss。反相器390的输出是耦接至AND门392的输入的其中的一。AND门392的另一输入是耦接至时脉信号CLK_S。五个开关SA、开关SB、开关SC、开关SD以及开关SE会被控制以对提供至频率调制单元304的时脉信号CLK的脉宽进行调制。
请参照图3B，其绘示通过开关SA、开关SB、开关SC、开关SD以及开关SE的接通或断开状态来控制具有不同脉宽的时脉信号CLK的时序图。若接通开关SD以用于将源时脉信号CLK_S传导至反相器390，且断开其他开关SA、开关SB、开关SC以及开关SE时，则源时脉信号CLK_S会被此些串联连接的延迟单元382、延迟单元384、延迟单元386以及延迟单元388延迟且接着由反相器390输出至AND门392的输入处。来自脉宽调制单元306的时脉信号CLK脉宽会调制为时脉信号397，如图3B中所示的“CLK_SD”。类似地，若接通开关SC以用于将源时脉信号CLK_S传导至反相器390，且断开其他开关SA、开关SB、开关SD以及开关SE时，则源时脉信号CLK_S会通过此些串联连接的延迟单元384、延迟单元386以及延迟单元388而延迟且时脉信号CLK脉宽会调制为时脉信号395，如图3B中所示“CLK_SC”。若接通开关SB且断开其他开关SA、开关SC、开关SD以及开关SE时，则源时脉信号CLK_S通过此些串联连接的延迟单元386以及延迟单元388而延迟且时脉信号CLK脉宽调制为时脉信号393，其如图3B中所示表示为“CLK_SB”。若接通开关SA且断开其他开关SB、开关SC、开关SD以及开关SE，则源时脉信号CLK_S会通过延迟单元388而延迟且时脉信号CLK脉宽调制为时脉信号391，如图3B中所示“CLK_SA”。若接通开关SE且断开其他开关SA、开关SB、开关SC以及开关SD时，则时脉信号CLK会通过源时脉信号CLK_S的全时脉脉宽而调制为时脉信号399，如图3B中所示“CLK_SE”。
为了避免在脉宽以较大值突然以及频繁变化时产生杂讯问题，本发明的转换器电路300亦提供一机制以依序增加或减小源时脉的脉宽，在一实施例中，其可通过步长变动变化来达成。脉宽的总变动变化量是视串联连接的延迟单元的级数而定。在一实施例中，“步长”为脉宽，其对应于前述上文所提及两个相邻延迟单元间之间的延迟时间。延迟时间是视位于转换器电路的输出处的负载电容器的电容值而定。以图3B为例，源时脉信号CLK_S的脉宽会从时脉信号391至时脉信号399依序变化。源时脉信号CLK_S会从时脉信号391依序移位至时脉信号393、时脉信号395、时脉信号397以及时脉信号399，或自时脉信号399依序移位至时脉信号397、时脉信号395、时脉信号393以及时脉信号391。在图2的转换器电路200中，若假设电容器220的电容值为CFly，且电容器230的电容值为CLoad，初始输出电压为Vout1，且输出电压Vout2为电容器220以及电容器230的分压作用以后的电压时，则降低的输出电压Vout2等于Vout2＝(Vout1×CLoad+2Vin×CFly)/(CLoad+CFly)。然而，在图3的转换器电路300中，是提供一种依序增加或减小源时脉的脉宽的机制。若假设电容器320的电容值为CFly，且电容器330的电容值为CLoad，初始输出电压为Vout1，且输出电压Vout2为电容器320以及电容器330的分压作用以后的电压时，则降低的输出电压Vout2等于Vout2＝{Vout1×CLoad+[1+(1/N)]Vin×CFly}/(CLoad+CFly)。如图3A所示，N为串联连接的延迟单元的级数。相邻级间之间的每一变化为(1/N)×Vin，其为实施例的步长变动。因此，在对于转换器电路而言输出电压中的杂讯相同的条件下，要求图3中的电容器330的电容值CLoad为图2中的电容器230的CLoad的(1/N)。
为达成使脉宽调制单元306的输出依序增减频宽的功能，在本发明的转换器电路300中提供双向移位机制。在一实施例中，可通过提供控制信号至开关SA、开关SB、开关SC、开关SD以及开关SE来达成双向移位机制，其稍后说明于图4中。
为达成使脉宽调制单元306的输出在正确方向上移位的功能，亦即增加或减小脉宽调制单元306的输出的脉宽，在本发明的转换器电路300A中提供一种计数机制。在一实施例中，计数机制是使用电源良好时脉脉冲PG作为参考。电源良好时脉脉冲PG是通过将输出电压与预定参考电压进行比较而获得。在实施例中，计数机制对电源良好时脉脉冲PG的状态保持相同状态的次数进行计数。举例而言，若当PG保持“高”状态达到预定次数时，则以从时脉信号399至时脉信号391的序列来改变源时脉信号CLK_S的脉宽(即以预定值来减少)。若计数器在PG保持“低”状态达到所判定的次数时，则以从时脉信号391至时脉信号399的序列来改变源时脉信号CLK_S的脉宽(即以预定值来增加)。稍后将在图5中详细说明计数机制。
本发明转换器电路的转换器电路中提供的脉宽频率调制机制是使用频率调制机制以及脉宽调制机制(其具有左右移位机制及计数机制)。转换器电路的输出电压可较为干净，此意谓着转换器电路的输出中的杂讯可显著减少。
请参看参照图4，其提供用于说明本发明的实施例的双向移位机制的示意电路。节点A、节点B、节点C、节点D以及节点E上的信号是分别控制图3B所示的开关SA、开关SB、开关SC、开关SD以及开关SE。双向移位电路400包括五个暂存器410、420、430、440及450、五个二路开关DA、DB、DC、DD及DE以及反相器460。在本实施例中，是通过D型正反器来建构暂存器410、暂存器420、暂存器430、暂存器440以及暂存器450。在一实施例中，可使用多工来取代二路开关。向双向移位电路400的每一暂存器410、暂存器420、暂存器430、暂存器440以及暂存器450会被施予触发脉冲401，且方向时脉脉冲403会施予至二路开关DA、二路开关DB、二路开关DC、二路开关DD以及二路开关DE以控制移位的方向。触发脉冲401是用以触发暂存器410、暂存器420、暂存器430、暂存器440以及暂存器450的操作。方向时脉脉冲403是用以控制耦接至操作电压VCC(针对暂存器410而言)或相邻暂存器的输出(针对暂存器420、暂存器430、暂存器440以及暂存器450而言)，或替代地耦接至邻近的下一暂存器的输出(针对暂存器410、暂存器420、暂存器430以及暂存器440而言)或接地电压VSS(针对暂存器450而言)的暂存器410、暂存器420、暂存器430、暂存器440以及暂存器450的输入。
二路开关(two-way switch)DA是用以选择地将暂存器410的输入耦接至操作电压VCC或耦接至暂存器420的输出。二路开关DB是用以选择地将暂存器420的输入耦接至暂存器410的输出或耦接至暂存器430的输出。二路开关DC是用以选择地将暂存器430的输入耦接至暂存器420的输出或耦接至暂存器440的输出。二路开关DD是用以选择地将暂存器440的输入耦接至暂存器430的输出或耦接至暂存器450的输出。二路开关DE是用以选择地将暂存器450的输入耦接至接地电压VSS或耦接至暂存器440的输出。
请参照图5，其绘示本发明的转换器电路中所提供的计数机制的实施例的电路。举例而言，计数电路500会产生图4的触发脉冲401以及方向时脉脉冲403。所产生的触发脉冲是用以触发双向移位电路400，且所产生的方向时脉脉冲是用以控制双向移位电路400的移位方向。计数电路500包括串联连接的D型正反器(D-type flip-flop，DFF)单元510、D型正反器单元520、D型正反器单元530、D型正反器单元540及D型正反器单元550、逻辑AND门560、逻辑AND门562、逻辑AND门566及逻辑AND门568、逻辑OR门564、反相器570、PMOS晶体管572、NMOS晶体管574以及锁存电路576。
在一实施例中，计数时脉(counting clock)501可与源时脉信号CLK_S一样施予至计数电路500以触发DFF单元510、DFF单元520、DFF单元530、DFF单元540以及DFF单元550的操作。计数时脉501的频率可决定计数电路500中的计数的频率。DFF单元510的输入D端子是耦接至时脉脉冲PG(自图3B的比较器340处输出的电源良好信号PG)。串联连接的DFF单元510、DFF单元520、DFF单元530、DFF单元540以及DFF单元550的Q端子的输出是连接至AND门560的输入。串联连接的DFF单元510、DFF单元520、DFF单元530以及DFF单元540的Q端子的输出亦分别连接至下一级DFF单元520、DFF单元530、DFF单元540以及DFF单元550的输入。串联连接的DFF单元510、DFF单元520、DFF单元530、DFF单元540以及DFF单元550的输出/Q(互补于Q端子)端子连接至AND门562的输入。AND门560的输出A1以及AND门562的输出A0都耦接至OR门564的输入，且会对应地产生触发脉冲561。
触发脉冲561亦是耦接至AND门566的一输入以及AND门568的一输入。AND门566的另一输入是耦接至AND门562的输出A0。AND门568的另一输入是耦接至AND门560的输出A1。AND门566的输出567是耦接至DFF单元510、DFF单元520、DFF单元530、DFF单元540以及DFF单元550的设定端子(如图所示的“S”)。AND门568的输出569是耦接至DFF单元510、DFF单元520、DFF单元530、DFF单元540以及DFF单元550的重设端子(如图所示的“R”)。
AND门562的输出A0是经由反相器570耦接至PMOS晶体管572的栅极。AND门560的输出A1是耦接至NMOS晶体管574的栅极，且锁存电路576的一端子连接至互连在MOS晶体管572与NMOS晶体管574之间的点。方向时脉脉冲403用以控制图4的双向移位电路的移位方向。
请参照图6A，其绘示本发明的一实施例的转换器电路的示意方块图。在一实施例中，转换器电路600包括升降压单元302、频率调制单元304以及脉宽调制单元306、双向移位电路400、计数电路500。图6A中与图3B、图4以及图5所述者具有相同的功能的元件或信号被标示为相同的参考编号，且可参考前述中的对应描述。
触发脉冲561与方向时脉脉冲571是依据计数时脉而计数来自频率调制单元304的电源良好脉冲PG所产生。触发脉冲561与方向时脉脉冲571会施予至双向移位电路400。所接收的触发脉冲561是用以触发双向移位电路400，且所产生的方向时脉脉冲是用以控制双向移位电路400的移位方向。源时脉CLK_S会施予至脉宽调制单元306上，且在来自双向移位电路400的多个控制信号401的控制下，调制的时脉CLK会施予至频率调制单元304上以用于频率调制的操作。在对源时脉CLK_S执行脉宽调制以及频率调制之后产生的控制时脉C1会施予至升降压单元302以用于电压转换操作。通过控制升降压单元302中的开关S1、开关S2、开关S3以及开关S4而获得已转换的输出电压Vout。
在另一实施例中，图6A的升降压单元302可由降压调节器、升压调节器、升降压调节器或任何类型的DC至DC转换器所取代。可在升降压单元302或在降压调节器、升压调节器、升降压调节器或DC至DC转换器中使用电感器以替代使用电容器作为能量储存装置。举例而言，图6B绘示本发明的另一实施例的转换器电路的示意方块图。转换器电路600A包括升降压单元302A、频率调制单元304以及脉宽调制单元306、双向移位电路400、计数电路500。图6A与图6B中具有相同的参考编号的元件执行相同的功能，且对应描述可参考如前。在转换器电路600A中，在对源时脉CLK_S执行脉宽调制与频率调制后产生的控制时脉C1会施予至升降压单元302A以用于电压转换操作。通过控制升降压单元302A中的开关S1与开关S2可获得已转换的输出电压Vout。
请参照图7，其绘示使用图6的脉宽频率调制的转换器电路600的时序图。明显可发现，若时脉脉冲PG的状态保持逻辑低时，则升降压单元302的开关S1、开关S2、开关S3与开关S4会更频繁地改变其相位。此外，若时脉脉冲PG保持逻辑低的周期变长时，则开关S1与开关S3保持逻辑低的周期亦将变长，且开关S2与开关S4保持逻辑高的周期亦将变长。如图7所示，在时脉脉冲PG保持逻辑低的周期T1期间，开关S1/开关S3与开关S2/开关S4会改变其相位五次，且开关S1/开关S3保持逻辑低或开关S2/开关S4保持逻辑高的周期会变得愈来愈大(即t5>t4>t3>t2>t1)。
如用于控制开关SW1/开关SW3与开关SW2/开关SW4的接通/断开的时脉脉冲PG的波形中所示，在接通与断开之间切换的开关SW1/开关SW3(或开关SW2/开关SW4)的时间宽度直接受到时脉脉冲PG的出现频率以及宽度的影响。值得一提的是，使用计数机制来计数时脉脉冲PG保持在某逻辑电平的次数主要在于防止经脉宽调制的源时脉变化得过于频繁。因此，视不同应用或根据对转换器电路的响应速度的不同要求，可采用参考值作为保持在特定逻辑电平的次数的基础。一般熟习此技艺者可依此轻易地实践本发明。
若将本发明的转换器电路应用于电压下降调节器以用于将较大的正输入电压转换为较小的正输出电压(诸如大块转换器电路(buck converter circuit))时，仅需使用两个开关S1与开关S2以用于在转换器电路600中进行切换操作，而防止其他开关S3与开关S4进行切换操作。假设电容器320的电容值为CFly，且电容器330的电容值为CLoad，初始输出电压为Vout3，且输出电压Vout4为电容器320以及电容器330的分压作用后的电压时，则降低的输出电压Vout2等于Vout4＝(Vout3×CLoad+Vin×CFly)/(CLoad+CFly)。亦即，电压下降操作可通过接通开关S3且保持开关S4断开来完成。若转换器电路中仅使用两个开关时，则切换操作的效率可得到显著改进。
请参照图8，其绘示本发明的另一实施例的转换器电路的示意图。转换器电路800包括升降压单元302、频率调制单元304以及脉宽调制单元306、双向移位电路400、计数电路500。图8中与图3B、图4、图5与图6所述具有相同的功能的元件或信号会标示为相同的参考编号，且可参考上文中的对应描述。与转换器电路600相比，转换器电路800中添加了用于电压下降功能的电路。
在电路中，比较器810的两个输入分别耦接至输入电压Vin(其正输入端)且是耦接至参考电压Vref(其负输入端)。比较器810的输出是耦接至逻辑AND门830的一输入。用于切换操作的控制时脉C1亦是耦接至AND门830的一输入。参考电压Vref是用以与输入电压Vin进行比较，若输入电压Vin大于参考电压Vref时，则意谓输入电压Vin大于输出电压Vout。此开关S3与开关S4可防止切换操作。
如图4所示的双向移位电路400的节点E上的信号801亦是经由反相器820耦接至AND门830的第三输入。信号801是用以判断转换器电路800是否作为降压调节器操作。此外，信号801亦用以判断控制时脉C1的时脉宽度是否以全时脉宽度模式进行操作，此意谓以与源时脉CLK_S相同的完整时脉宽度来进行切换操作。此时，负载电容器330上的电流会相当大，且开关S3与开关S4会被再次用于切换操作。
请参照图9，其绘示使用图8的脉宽频率调制的转换器电路800的时序图。在转换器电路800作为降压调节器操作期间，开关S3与开关S4会防止切换操作。然而，若图4的双向移位电路400的节点E上的信号801自逻辑高变为逻辑低时，则开关S3与开关S4会再次用于切换操作。
软启动机制(soft start mechanism)以及短路保护是电源管理控制设计的基本功能。软启动电路保护集成电路不会在插入或拔出时归因于瞬时过电流而烧毁。在本发明的转换器电路中，每当转换器电路启动时(亦即，检测到输出电压Vout)，已脉宽调制的第一时脉信号均会被调整至最小脉宽。
为达成所提及的功能，如图10所示，在图4的双向移位机构中添加电路。图10中与图4所述者具有相同的功能的元件或信号会标示为相同的参考编号，且可参考上文中的对应描述。双向移位电路400A又包括逻辑NAND门470、D型正反器(DFF)480以及电压检测器490。DFF480的输入端子D耦接至电源良好(PG)脉冲且操作时脉耦接至源时脉CLK_S。DFF480的Q端子上的输出是耦接至NAND门470的输入。电压检测器490的输出是耦接至NAND门470的另一输入。电压检测器490的输入是耦接至输出电压Vout。在第一次检测到PG脉冲的情形中，或在检测到PG脉冲且电压检测器490检测到输出电压Vout低于所要电平的另一情形中，NAND门470的输出472在所述两种情形中会重设五个暂存器410、420、430、440与450，且将通过接通开关SA(如图3B)而具有最小脉宽的时脉391输出至频率调制单元304。输出电压Vout被检测为过低的情形时则意味输出电压Vout低于重置值(reset value)，其中重置值是根据设计所需而预先判定。
本发明中所提供的脉宽调制机制是逐渐增加或减小施予至频率调制单元的时脉的脉宽。亦即所施予的时脉的脉宽的增加或减少会受到控制，其是视转换器电路的输出的电压电平而定。当将转换器电路设计用于应用时，则所关注的问题在于防止在转换器电路的输出中出现较大的短路电流，且若出现了较大的短路电流时，则具有转换器电路的集成电路将严重受损。当消除了短路问题时，则可平稳地启动转换器电路的输出并将其调整至正确的电压电平。本发明的转换器电路是设计来以数字控制机制操作。当在检测到短路的情形时，则用以接通开关SA(如图3B中)的具有最小脉宽的时脉会输出至频率调制单元304以进行切换操作。所述简单设计可显著防止短路问题。
随着用于在移动电话设备或其他携带型设备中使用的存储卡愈来愈风行且使用范围迅速扩展。然而，考虑到电源消耗，携带型设备的操作电压经设计以可在不同电压(例如，3.3伏特或1.8伏特)下操作以用于防止电源消耗。为了考量不同操作电压的电压电平的相容性，存储卡亦会设计成可在两个不同的电源电压(例如，约3.3V以及约1.8V)下操作，其被称作双电压存储器设备(例如，双电压安全数字(secure digital，SD)卡或双电压尺寸减小多媒体卡(dual voltage reduced-sizedmulti-media card，DV-RS MMC))。用于在双电压存储器设备中使用的半导体存储器(例如，快闪存储卡)亦可在两个不同的电源电压(例如，约3.3V以及约1.8V)下操作。
为提供不同操作电压的相容性，在上述情形中(例如，在3.3V与1.8V之间)，应仔细调整用于携带型设备或存储卡的操作电压以便正常操作。本发明的转换器电路可经建构成设置在主机与存储卡(例如，诸如快闪存储卡)之间以用于调节其间的电压。
在一实施例中，可在介接于至少一快闪存储器与提供主机电源的主机之间的控制器中建构DC至DC电源管理器。若主机电源为3.3伏特且快闪存储器仅可在1.8伏特下操作，则具有DC至DC电源管理器的控制器可将主机电源调节至1.8伏特且将其提供至快闪存储器。若主机电源为1.8伏特且快闪存储器仅可在3.3伏特下操作，则具有DC至DC电源管理器的控制器可将主机电源调节至3.3伏特且将其提供至快闪存储器。
请参照图11，其绘示具有本发明的实施例的DC至DC电源管理器的多媒体卡(multi media card，MMC)的示意图。多媒体卡1100包括快闪存储器设备1110以及经由内部总线1130而耦接至快闪存储器设备1110的快闪控制器1120。快闪控制器1120耦接至一包含命令针脚1140、时脉针脚1150以及数据针脚1160的主机总线(未图示)。所述实施例中的术语“快闪存储器设备”可与术语“单一快闪存储器设备”以及“若干快闪存储器设备”互换使用。
DC至DC电源管理器1115包括具有脉宽调制机制的的转换器电路。转换器电路的输出中的杂讯显著减少，且多媒体卡(MMC)1100通过DC至DC电源管理器1115而可在不同电压下操作。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以权利要求所界定的为准。

Claims (29)

1.一种转换器电路，其包含：
电压转换单元，其用于接收输入电压且通过以控制时脉信号为基础的切换操作来输出输出电压；
脉宽调制单元，用以接收源时脉信号并且对所述源时脉进行脉宽调制；以及
频率调制单元，其用于通过将所述输出电压与参考电压进行比较而产生电源良好脉冲信号，并且依据所述电源良好脉冲信号与所述脉宽调制单元的输出来产生所述控制时脉信号，
其中若所述输出电压大于所述参考电压时，则所述电源良好脉冲信号是在第一逻辑状态，并且在所述电源良好脉冲信号保持在所述第一逻辑状态的周期期间，所述源时脉信号的脉宽会以步长机制而逐渐改变且所述源时脉信号的频率亦会改变。
2.如权利要求1所述的转换器电路，其特征在于，在所述电源良好脉冲信号保持所述第一逻辑状态的周期期间，所述源时脉信号的脉宽会以所述步长机制按步长逐渐改变且所述源时脉信号的频率亦会改变。
3.如权利要求1所述的转换器电路，其特征在于，所述脉宽调制单元包含串联连接的多个延迟单元，所述串联连接的延迟单元的输入是耦接至所述源时脉信号，所述源时脉信号的脉宽会以所述步长机制由所述源时脉信号所通过的数个所述延迟单元来逐渐改变，且所述脉宽调制单元会产生脉冲调制的信号。
4.如权利要求3所述的转换器电路，其特征在于，所述脉宽调制单元还包含多个开关，其中每一开关分别地经由第一逻辑门插入在每一延迟单元的输出与所述脉宽调制单元的输出之间，通过控制所述开关来产生具有不同脉宽的所脉冲调制的信号。
5.如权利要求4所述的转换器电路，其特征在于，所述脉宽调制单元包含移位电路以用于提供多个控制信号来控制接通或切断所述开关。
6.如权利要求5所述的转换器电路，其特征在于，所述移位电路会接收触发时脉脉冲以及方向时脉脉冲，所述移位电路会依据所述触发时脉脉冲而被触发而操作，且所述控制信号会根据所述方向时脉脉冲而移位，由此改变所脉冲调制的信号的脉宽。
7.如权利要求6所述的转换器电路，其特征在于，所述方向时脉脉冲会被作动以步长来增加所述已脉冲调制的信号的脉宽，且所述方向时脉脉冲会被反作动以按所述步长来减小所脉冲调制的信号的脉宽，且其中所脉冲调制的信号的脉宽是以预定范围进行变动。
8.如权利要求7所述的转换器电路，其特征在于，所述步长为对应两个所述相邻延迟单元中之间的延迟时间的脉宽。
9.如权利要求7所述的转换器电路，其特征在于，所述脉宽调制单元包含用于计数所述电源良好脉冲信号保持在所述第一逻辑状态的次数且输出所述方向时脉脉冲以及所述触发时脉脉冲的计数电路，只要所述次数达到预定值时便启动来自所述计数电路的所述方向时脉脉冲。
10.如权利要求9所述的转换器电路，其特征在于，所述计数电路会依据施予至所述计数电路的计数时脉来计数所述电源良好脉冲信号保持在所述第一逻辑状态的次数。
11.如权利要求9所述的转换器电路，其特征在于，所述计数电路包含用于闩存所述次数达到所述预定值并且作动所述方向时脉脉冲的闩电路。
12.如权利要求1所述的转换器电路，其特征在于，所述输入电压会与所述参考电压进行比较，若所述输入电压大于所述参考电压时，则其指示所述电压转换单元作为降压调节器进行操作，且使所述转换器电路中用于进行所述切换操作的部分开关停止以避免增加所述输出电压。
13.如权利要求12所述的转换器电路，其特征在于，当所述电压转换单元操作为所述降压调节器时，则所述移位电路所提供的控制信号的其中的一会被用以判断所述控制时脉信号是否是以全时脉宽度模式操作，若是，则再次使用所停止的部分开关以进行操作。
14.如权利要求1所述的转换器电路，其特征在于，每当所述转换器电路启动时，则检测所述输出电压，用于所述源时脉信号的第一时脉的所脉宽频率调制的源时脉信号会调整至最小脉宽。
15.如权利要求14所述的转换器电路，其特征在于，每当检测到所述电源良好信号的脉冲或所述输出电压低于预定所需的电平时，则用于所述源时脉信号的第一时脉的该脉宽频率调制的源时脉信号会调整至最小脉宽。
16.如权利要求1所述的转换器电路，其特征在于，所述电压转换单元为降压调节器。
17.如权利要求1所述的转换器电路，其特征在于，所述电压转换单元为升压调节器。
18.如权利要求1所述的转换器电路，其特征在于，所述电压转换单元为升降压调节器。
19.如权利要求1所述的转换器电路，其特征在于，所述电压转换单元使用电容器作为能量储存装置以用于将所述输入电压转换为所述输出电压。
20.如权利要求1所述的转换器电路，其特征在于，所述电压转换单元使用电感器作为能量储存装置以用于将所述输入电压转换为所述输出电压。
21.一种电压转换方法，其包含：
接收输入电压且通过以控制时脉信号为基础的切换操作而根据所述输入电压的量值来输出输出电压；
通过将所述输出电压与参考电压进行比较而产生电源良好脉冲信号，若所述输出电压大于所述参考电压时，则所述电源良好脉冲信号是在第一逻辑状态；以及
接收所述电源良好脉冲信号以及源时脉信号以产生所述控制时脉信号，其中在所述电源良好脉冲信号保持在所述第一逻辑状态的周期期间，所述源时脉信号的脉宽会以步长机制而逐渐改变且所述源时脉信号的频率亦会改变，且所脉宽频率调制的源时脉信号会被输出作为所述控制时脉信号。
22.如权利要求21所述的电压转换方法，其特征在于，在所述电源良好脉冲信号保持在所述第一逻辑状态的周期期间，所述源时脉信号的脉宽会以所述步长机制依步长而逐渐改变且所述源时脉信号的频率亦会改变。
23.如权利要求21所述的电压转换方法，其特征在于，在所述电源良好脉冲信号保持在所述第一逻辑状态的周期期间，通过依据计数时脉来计数所述电源良好脉冲信号保持所述第一逻辑状态的次数，只要所述次数达到预定值时，所述源时脉信号的脉宽便以所述步长机制依步长而逐渐改变且所述源时脉信号的频率亦会改变。
24.如权利要求21所述的电压转换方法，其特征在于，还包含将所述输入电压与所述参考电压进行比较，若所述输入电压大于所述参考电压时，则指示所述电压转换进行操作以用于进行降压调节，并且所述输出电压会被停止增加。
25.如权利要求21所述的电压转换方法，其特征在于，每当电压转换启动时，则将对应所述源时脉信号的第一时脉的所述源时脉信号的脉宽调整至最小脉宽。
26.一种转换器电路，其包含：
电压转换单元，其用于接收输入电压且通过以控制时脉信号为基础的切换操作而根据所述输入电压的量值来输出输出电压；
脉宽调制单元，用以接收源时脉信号并且对所述源时脉进行脉宽调制；以及
频率调制单元，其用于通过将所述输出电压与参考电压进行比较而产生电源良好脉冲信号，并且依据所述电源良好脉冲信号与所述脉宽调制单元的输出来产生所述控制时脉信号，
其中若所述输出电压大于所述参考电压时，则所述电源良好脉冲信号是在第一逻辑状态，并且在所述电源良好脉冲信号保持在所述第一逻辑状态的周期期间，所述源时脉信号的脉宽会逐渐改变且所述源时脉信号的频率亦会改变，且所脉宽频率调制的源时脉信号会被输出以作为所述控制时脉信号。
27.一种控制器，其用以介接在存储器设备与提供主机电源的主机之间，其特征在于，所述控制器包含DC至DC电源管理器以用于将所述主机电源调节为用以操作所述存储器设备的电源，其中所述DC至DC电源管理器包含：
电压转换单元，其用于接收主机电源且通过以控制时脉信号为基础的切换操作而根据所述主机电源的量值来输出输出电压；
脉宽调制单元，用以接收源时脉信号并且对所述源时脉进行脉宽调制；以及
频率调制单元，其用于通过将所述输出电压与参考电压进行比较而产生电源良好脉冲信号，并且依据所述电源良好脉冲信号与所述脉宽调制单元的输出来产生所述控制时脉信号，
其中若所述输出电压大于所述参考电压时，则所述电源良好脉冲信号是在第一逻辑状态，并且在所述电源良好脉冲信号保持所述第一逻辑状态的周期期间，所述源时脉信号的脉宽会以步长机制而逐渐改变且所述源时脉信号的频率亦会改变，且所脉宽频率调制的源时脉信号会输出以作为所述控制时脉信号。
28.如权利要求27所述的控制器，其特征在于，所述脉宽调制单元包含串联连接的多个延迟单元，所述串联连接的延迟单元的输入是耦接至所述源时脉信号，所述源时脉信号的脉宽是以所述步长机制由所述源时脉信号所通过的数个所述延迟单元而逐渐改变，且所述脉宽调制单元会产生脉冲调制的信号。
29.如权利要求27所述的控制器，其特征在于，所述控制器为快闪存储器控制器，且所述存储器设备为快闪存储器设备。
CN200810086424.9A 2007-09-27 2008-03-12 具有数字脉宽频率调制的转换器电路,其方法及其控制器 Active CN101399496B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/862,790 US20090086511A1 (en) 2007-09-27 2007-09-27 Converter circuit with pulse width frequency modulation and method thereof
US11/862,790 2007-09-27

Publications (2)

Publication Number Publication Date
CN101399496A true CN101399496A (zh) 2009-04-01
CN101399496B CN101399496B (zh) 2011-06-08

Family

ID=40508085

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810086424.9A Active CN101399496B (zh) 2007-09-27 2008-03-12 具有数字脉宽频率调制的转换器电路,其方法及其控制器

Country Status (4)

Country Link
US (1) US20090086511A1 (zh)
JP (1) JP4567719B2 (zh)
CN (1) CN101399496B (zh)
TW (1) TWI366334B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437737A (zh) * 2010-09-27 2012-05-02 快捷韩国半导体有限公司 均衡占空比的振荡器
CN103199700A (zh) * 2013-03-22 2013-07-10 成都芯源系统有限公司 升降压变换器及其控制器和控制方法
CN103713191A (zh) * 2012-09-29 2014-04-09 杰力科技股份有限公司 电压转换装置及次谐波检测器
CN107919798A (zh) * 2016-10-07 2018-04-17 新唐科技股份有限公司 切换式电容型直流转直流转换器及其控制方法
CN107924161A (zh) * 2015-09-11 2018-04-17 德克萨斯仪器股份有限公司 具有调整频率和/或采样孔径窗口的采样控制环的超低功率比较器
CN109256945A (zh) * 2017-07-14 2019-01-22 瑞萨电子美国有限公司 用于提供最小on时间的pwm控制方案
CN109742943A (zh) * 2019-01-02 2019-05-10 成都芯源系统有限公司 升降压型开关电路的控制电路和控制方法
CN110784103A (zh) * 2013-09-16 2020-02-11 北极砂技术有限公司 将第一电压转换为第二电压的装置
CN112306206A (zh) * 2019-08-02 2021-02-02 新唐科技股份有限公司 控制装置及调整方法
US11901817B2 (en) 2013-03-15 2024-02-13 Psemi Corporation Protection of switched capacitor power converter

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100894490B1 (ko) * 2008-03-03 2009-04-22 주식회사 하이닉스반도체 반도체 메모리장치의 내부전압 생성회로
KR101751908B1 (ko) 2009-10-21 2017-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전압 조정 회로
CN102055175A (zh) * 2009-10-30 2011-05-11 上海立隆微电子有限公司 用于半共振转换器一次侧的快速输出短路保护装置及方法
WO2011052366A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Voltage regulator circuit
US8855336B2 (en) * 2009-12-11 2014-10-07 Qualcomm Incorporated System and method for biasing active devices
US8638010B2 (en) * 2010-02-17 2014-01-28 Integrated Device Technology, Inc. Systems, devices, and methods for providing backup power to a load
US20120049903A1 (en) * 2010-08-30 2012-03-01 Rf Micro Devices, Inc. Low noise charge pump
US20130127430A1 (en) * 2011-11-18 2013-05-23 Diodes Incorporated Power Regulator for Driving Pulse Width Modulator
US9372492B2 (en) 2013-01-11 2016-06-21 Qualcomm Incorporated Programmable frequency range for boost converter clocks
US9461546B2 (en) * 2013-02-08 2016-10-04 Advanced Charging Technologies, LLC Power device and method for delivering power to electronic devices
US9231476B2 (en) * 2013-05-01 2016-01-05 Texas Instruments Incorporated Tracking energy consumption using a boost-buck technique
TWI506932B (zh) * 2013-09-05 2015-11-01 Novatek Microelectronics Corp 電壓轉換積體電路
DE102014226716A1 (de) 2014-12-19 2016-06-23 Dialog Semiconductor (Uk) Limited Spannungsverdoppler und Spannungsverdopplungsverfahren zur Verwendung im PMW-Modus
EP3396833B1 (en) * 2017-04-28 2019-08-14 GN Hearing A/S Hearing device comprising switched capacitor dc-dc converter with low electromagnetic emission
CN108988426B (zh) 2018-07-27 2020-10-30 北京小米移动软件有限公司 充电电路、终端及充电方法
CN111224679B (zh) * 2020-01-21 2023-10-03 上海市雷智电机有限公司 一种z相信号产生电路及编码器
TWI716305B (zh) * 2020-03-30 2021-01-11 盛群半導體股份有限公司 脈衝訊號產生器
EP4203313A4 (en) * 2020-11-16 2024-03-20 Changxin Memory Tech Inc GENERATION CIRCUIT AND METHOD FOR GENERATION OF PULSE SIGNAL AND MEMORY
TWI804216B (zh) * 2022-03-01 2023-06-01 茂達電子股份有限公司 提供反向電壓的電源轉換裝置
CN116566347A (zh) * 2023-07-10 2023-08-08 上海海栎创科技股份有限公司 一种音频装置和带有增益控制的供电电源控制方法
CN116599500B (zh) * 2023-07-17 2023-11-03 上海海栎创科技股份有限公司 一种电压增益信号检测装置和方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06303772A (ja) * 1993-04-14 1994-10-28 Toshiba Corp 電源装置およびカーナビゲーション装置
JP4557155B2 (ja) * 2004-02-09 2010-10-06 ミツミ電機株式会社 降圧型ｄｃ／ｄｃコンバータおよび昇圧型ｄｃ／ｄｃコンバータ
CN1992493B (zh) * 2005-12-30 2011-05-18 艾默生网络能源系统北美公司 一种谐振直流/直流变换器及其控制方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102437737A (zh) * 2010-09-27 2012-05-02 快捷韩国半导体有限公司 均衡占空比的振荡器
CN102437737B (zh) * 2010-09-27 2015-11-25 快捷韩国半导体有限公司 均衡占空比的振荡器
CN103713191B (zh) * 2012-09-29 2016-06-29 杰力科技股份有限公司 电压转换装置及次谐波检测器
CN103713191A (zh) * 2012-09-29 2014-04-09 杰力科技股份有限公司 电压转换装置及次谐波检测器
US11901817B2 (en) 2013-03-15 2024-02-13 Psemi Corporation Protection of switched capacitor power converter
CN103199700B (zh) * 2013-03-22 2015-08-12 成都芯源系统有限公司 升降压变换器及其控制器和控制方法
CN103199700A (zh) * 2013-03-22 2013-07-10 成都芯源系统有限公司 升降压变换器及其控制器和控制方法
CN110784103B (zh) * 2013-09-16 2022-07-12 北极砂技术有限公司 将第一电压转换为第二电压的装置
CN110784103A (zh) * 2013-09-16 2020-02-11 北极砂技术有限公司 将第一电压转换为第二电压的装置
USRE49449E1 (en) 2013-09-16 2023-03-07 Psemi Corporation Charge pump with temporally-varying adiabaticity
CN107924161A (zh) * 2015-09-11 2018-04-17 德克萨斯仪器股份有限公司 具有调整频率和/或采样孔径窗口的采样控制环的超低功率比较器
CN107924161B (zh) * 2015-09-11 2021-03-05 德克萨斯仪器股份有限公司 具有调整频率和/或采样孔径窗口的采样控制环的超低功率比较器
CN107919798A (zh) * 2016-10-07 2018-04-17 新唐科技股份有限公司 切换式电容型直流转直流转换器及其控制方法
CN107919798B (zh) * 2016-10-07 2020-04-10 新唐科技股份有限公司 切换式电容型直流转直流转换器及其控制方法
CN109256945A (zh) * 2017-07-14 2019-01-22 瑞萨电子美国有限公司 用于提供最小on时间的pwm控制方案
CN109256945B (zh) * 2017-07-14 2024-04-02 瑞萨电子美国有限公司 用于提供最小on时间的pwm控制方案
CN109742943A (zh) * 2019-01-02 2019-05-10 成都芯源系统有限公司 升降压型开关电路的控制电路和控制方法
CN112306206A (zh) * 2019-08-02 2021-02-02 新唐科技股份有限公司 控制装置及调整方法
CN112306206B (zh) * 2019-08-02 2024-02-20 新唐科技股份有限公司 控制装置及调整方法

Also Published As

Publication number Publication date
TW200915708A (en) 2009-04-01
TWI366334B (en) 2012-06-11
JP4567719B2 (ja) 2010-10-20
US20090086511A1 (en) 2009-04-02
CN101399496B (zh) 2011-06-08
JP2009089578A (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
CN101399496B (zh) 具有数字脉宽频率调制的转换器电路,其方法及其控制器
CN101369775B (zh) 电荷泵dc到dc转换器电路和方法
CN101414764B (zh) 驱动器电路、控制电源的方法、电源及电源控制器电路
CN106059290B (zh) 多通道直流-直流变换器及控制电路和方法
KR101367607B1 (ko) 동기형 ｄｃ-ｄｃ 컨버터
CN110875686B (zh) 电子转换器和操作电子转换器的方法
US11784567B2 (en) Synchronization of an electronic device
CN104065263A (zh) 电压转换电路
CN101090233A (zh) 多输出型dc/dc转换器
CN101743526A (zh) 使用斜率补偿的电流模式升压转换器
JP2002209376A (ja) 電圧安定化器の制御装置、及び電圧安定化器を制御する方法
US20070052398A1 (en) DC-DC converter and its control method, and switching regulator and its control method
CN101741242A (zh) 电荷泵及其工作方法
JP2017147787A (ja) 多出力ｄｃ−ｄｃコンバータ
CN107342680A (zh) Dcdc转换器
CN102324840B (zh) 电荷泵及工作方法
US20220247318A1 (en) Synchronization of an electronic device
US20220321009A1 (en) Voltage converter
WO2003041249A1 (en) Dc-dc converter with resonant gate drive
CN101621248B (zh) 直流转直流转换电路及其控制器
CN111837326A (zh) 电源管理电路、芯片和设备
US11616440B2 (en) DC/DC voltage converter and method
CN101860180A (zh) Mos管驱动装置及电源模块
US9698666B2 (en) Power supply and gate driver therein
CN201256358Y (zh) 无线接入终端的电源装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant