CN111837326A - 电源管理电路、芯片和设备 - Google Patents

电源管理电路、芯片和设备 Download PDF

Info

Publication number
CN111837326A
CN111837326A CN202080001573.XA CN202080001573A CN111837326A CN 111837326 A CN111837326 A CN 111837326A CN 202080001573 A CN202080001573 A CN 202080001573A CN 111837326 A CN111837326 A CN 111837326A
Authority
CN
China
Prior art keywords
circuit
output
control circuit
control
output end
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202080001573.XA
Other languages
English (en)
Other versions
CN111837326B (zh
Inventor
黄龙
张均军
王程左
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Goodix Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Goodix Technology Co Ltd filed Critical Shenzhen Goodix Technology Co Ltd
Publication of CN111837326A publication Critical patent/CN111837326A/zh
Application granted granted Critical
Publication of CN111837326B publication Critical patent/CN111837326B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1584—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load with a plurality of power processing stages connected in parallel
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/14—Arrangements for reducing ripples from dc input or output
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Abstract

本申请提供一种电源管理电路、芯片和设备，该电路包括：功率级电路连接至电源，包括至少一个输出端；电流控制电路用于根据至少一个输出端输出的各个输出电压以及逻辑控制电路输出的第一控制信号检测功率级电路的电流，并在电流达到预设峰值后输出第二控制信号至逻辑控制电路；逻辑控制电路，用于根据各个输出电压向电流控制电路输出第一控制信号，第一控制信号用于电流控制电路开启对功率级电路的电流的检测，逻辑控制电路根据第二控制信号输出第三控制信号至功率级电路以将功率级电路的电流峰值控制到预设峰值。本申请实施例的电路实现了对电流峰值的有效控制，而且不需要时钟进行控制，节省了相应的功耗。

Description

电源管理电路、芯片和设备
技术领域
本申请涉及电源电路技术领域，尤其涉及一种电源管理电路、芯片和设备。
背景技术
在电源管理集成电路当中，通常需要多个输出电压分别对相应的模块进行供电，例如，手机中对其内的MCU、音频集成电路(integrated circuit，简称IC)、输入/输出I/O供电等等，而多个不同模块所需的供电电压是不同的。因而，需要多路输出才能满足使用的需求。但通常情况下，一个电压转换电路只有一路输出，那么要对不同电压需求的多个模块进行供电的话，也就需要多个电压转换电路才能满足需求。为了提高电路的集成程度、降低成本，单电感多输出电路便应运而生了。现有的单电感多输出电路DC-DC电路，以单电感双输出(Single Inductor Dual Output，简称SIDO)降压式变换电路(BUCK)为例，SIDO Buck的方案主要包括断续导电模式(Discontinuous Conduction Mode，DCM)的SIDO BUCK和连续导电模式(Continuous Conduction Mode，CCM)的SIDO BUCK两种。其中CCM模式的SIDOBUCK适用于更宽的负载范围，其结构也更加复杂、需要考虑输出交叉影响。在轻载应用中，DCM模式的SIDO BUCK以其结构简单、无输出交叉影响的特点而被更广泛的使用。
在DCM模式的SIDO BUCK中，通常采用固定导通时间的控制模式，即每个周期内功率管的导通时间固定，这使得SIDO的电感电流峰值由实时的输入输出电压被动决定。而电感电流的峰值大小直接决定了SIDO BUCK的输出纹波的大小并一定程度影响工作效率。
发明内容
本申请提供一种电源管理电路、芯片和设备，以实现电流峰值可调节，从而提高工作效率。
第一方面，本申请提供一种电源管理电路，包括：
功率级电路，连接至电源，所述功率级电路包括至少一个输出端，用于输出电压；
电流控制电路，连接至所述电源、逻辑控制电路和所述至少一个输出端，所述电流控制电路用于接收从所述至少一个输出端输出的各个输出电压，根据所述各个输出电压以及所述逻辑控制电路输出的第一控制信号检测所述功率级电路的电流，并在所述电流达到预设峰值后输出第二控制信号至所述逻辑控制电路；
所述逻辑控制电路，连接至所述至少一个输出端，所述逻辑控制电路用于根据所述各个输出电压向电流控制电路输出所述第一控制信号，所述第一控制信号用于所述电流控制电路开启对所述功率级电路的电流的检测，所述逻辑控制电路根据所述第二控制信号输出第三控制信号至所述功率级电路以将所述功率级电路的电流峰值控制到预设峰值。
通过电流控制电路和逻辑控制电路实现了对功率级电路的电流峰值的控制，使得功率级电路的输出纹波与效率可以通过电流峰值的控制来达到较好的平衡，通过电流峰值控制到预设峰值可减小输出纹波并提高电路的工作效率。
可选的，所述第一控制信号还用于控制所述电流控制电路关闭对所述功率级电路的电流的检测，减少功耗。
可选的，所述电流控制电路，还用于对所述预设峰值进行调节。
可选的，所述电流控制电路，包括：
峰值电流控制电路和电流过零检测电路；
其中，所述峰值电流控制电路的输出端用于输出所述第二控制信号至所述逻辑控制电路，所述电流过零检测电路的输出端用于输出第四控制信号至所述逻辑控制电路，所述逻辑控制电路根据所述第四控制信号输出第五控制信号至所述功率级电路，以控制所述功率级电路的输出；
所述峰值电流控制电路的输入端分别连接所述电源、所述逻辑控制电路的第一输出端和第二输出端，所述电流过零检测电路的输入端分别连接所述功率级电路和所述逻辑控制电路的第一输出端，其中，所述第一输出端用于输出所述第一控制信号，所述第二输出端用于输出所述第三控制信号至所述峰值电流控制电路和所述功率级电路，所述峰值电流控制电路根据所述第三控制信号输出所述第二控制信号，所述功率级电路根据所述第三控制信号将所述电流峰值控制到预设峰值。
上述实施方式中，该电源管理电路无需含有时钟模块，使用逻辑控制电路来增加无时钟控制的可靠性，而且在电路满足一定条件下电流控制电路和逻辑控制电路中大部分模块处于待机状态，功耗较低。
可选的，所述峰值电流控制电路，包括：
钳位电路、电流镜像电路、第一电阻、第一电容、选择电路和第一子控制电路；
其中，所述第一电阻的第一端连接所述电源，所述第一电阻的第二端连接所述钳位电路；
所述钳位电路与所述选择电路、所述电流镜像电路连接，并接收从所述逻辑控制电路的第一输出端输出的所述第一控制信号；
所述选择电路与所述功率级电路的至少一个输出端连接，并接收所述逻辑控制电路的第三输出端输出的第六控制信号；
所述电流镜像电路还与所述电源、所述第一电容的第一端和所述第一子控制电路连接；
所述第一电容的两端分别与所述第一子控制电路连接，所述第一子控制电路接收所述逻辑控制电路的第二输出端输出的所述第三控制信号，所述第一子控制电路的输出端作为所述峰值电流控制电路的输出端；
所述钳位电路，用于对所述第一电阻的第二端的电压进行钳位，使得所述第一电阻的第二端的电压等于所述选择电路的输出电压；
所述镜像电流电路，用于对所述第一电阻的电流进行镜像；
所述选择电路，用于根据所述逻辑控制电路的第三输出端输出的第六控制信号，选择所述功率级电路的输出电压；
所述第一子控制电路，用于根据所述逻辑控制电路的第二输出端输出的所述第三控制信号控制所述峰值电流控制电路的输出端输出所述第二控制信号。
可选的，所述峰值电流控制电路，还包括：第二子控制电路；
其中，所述第二子控制电路分别与所述逻辑控制电路的第一输出端、所述电流镜像电路、所述第一电容的第二端以及所述第一子控制电路连接；
所述第二子控制电路，用于根据所述逻辑控制电路的第一输出端输出的第一控制信号，控制所述峰值电流控制电路的开启或关闭。
可选的，所述钳位电路，包括：
运算放大器和第一功率管；
其中，所述运算放大器的第一输入端连接所述第一电阻的第二端，所述运算放大器的第二输入端连接所述选择电路，所述运算放大器的第三输入端连接所述逻辑控制电路的第一输出端，所述运算放大器的输出端连接所述第一功率管的第一端，所述第一功率管的第二端连接所述第一电阻的第二端，所述第一功率管的第三端连接所述镜像电流电路。
可选的，所述选择电路，包括：
第一反相器、至少一个传输门；
其中，所述第一反相器的输入端连接所述逻辑控制电路的第三输出端；
所述第一反相器的输出端分别连接各个所述传输门的第一控制端；各个所述传输门的第二控制端分别连接所述逻辑控制电路的第三输出端；各个所述传输门的输入端分别对应连接所述功率级电路的各个输出端，各个所述传输门的输出端作为所述选择电路的输出端；所述传输门的数量与所述功率级电路的输出端的数量相同。
可选的，所述电流镜像电路，包括：
第二功率管、第三功率管、第四功率管和第五功率管；
其中，所述第二功率管的第一端与所述第三功率管的第一端连接，所述第二功率管的第一端和第二端短接，所述第二功率管的第二端连接所述钳位电路，所述第二功率管的第三端接地；
所述第三功率管的第二端连接所述第四功率管的第二端，所述第三功率管的第三端接地；
所述第四功率管的第二端和第一端短接，所述第四功率管的第一端还连接所述第五功率管的第一端，所述四功率管的第三端连接所述电源；
所述第五功率管的第二端连接所述第一电容；所述第五功率管的第三端连接所述电源。
可选的，所述第一子控制电路，包括：第一逻辑单元、第六功率管和第一比较器；
其中，所述第一逻辑单元的第一输入端连接所述逻辑控制电路的第二输出端，所述第一逻辑单元的第二输入端连接所述第一比较器的输出端，所述第一逻辑单元的输出端连接所述第六功率管的第一端；所述第一逻辑单元的输出端作为所述峰值电流控制电路的输出端；
所述第六功率管的第二端和第三端分别连接所述第一电容的两端，所述第六功率管的第二端接地；
所述第一比较器的第一输入端连接所述镜像电流电路，所述第一比较器的第二输入端接入第一参考电压。
可选的，所述第二子控制电路，包括：第七功率管，所述第七功率管的第一端接收所述逻辑控制电路的第一输出端输出的第一控制信号，所述第七功率管的第二端连接所述镜像电流电路，所述第七功率管的第三端接地。
可选的，所述第一逻辑单元包括：
第一D触发器、第二D触发器以及第一与门；
其中，所述第一D触发器的第一端作为所述第一逻辑单元的第二输入端，所述第一D触发器的第二端连接电源，所述第一D触发器的第三端连接所述第一与门的输出端，所述第一D触发器的输出端连接所述第一与门的第一输入端并作为所述第一逻辑单元的输出端；
所述第二D触发器的第一端作为所述第一逻辑单元的第一输入端，所述第二D触发器的第二端连接电源，所述第二D触发器的第三端连接所述第二D触发器的输出端，所述第二D触发器的输出端连接所述第一与门的第二输入端。
可选的，所述第一电阻的阻值可变或所述第一电容的电容可变。
可选的，所述第一参考电压可变。
可选的，所述逻辑控制电路，包括：
第三子控制电路，以及至少一个第二比较器；所述第二比较器的数量与所述功率级电路的输出端的数量相同；
其中，各个所述第二比较器的第一输入端分别与所述功率级电路的各个输出端连接；各个所述第二比较器的第二输入端分别输入第二参考电压；
各个所述第二比较器的输出端分别与所述第三子控制电路连接；
所述第三子控制电路的第一输出端用于根据各个所述第二比较器的输出端输出的信号输出所述第一控制信号至所述电流控制电路，所述第三子控制电路的第二输出端用于根据各个所述第二比较器的输出端输出的信号输出所述第三控制信号至所述电流控制电路和所述功率级电路，所述第三子控制电路的第四输出端用于输出所述第五控制信号至所述功率级电路。
上述实施方式中，该电源管理电路无需含有时钟模块，使用逻辑控制电路来增加无时钟控制的可靠性，使用电流过零检测电路对电流进行检测，当电流低于零时，输出翻转信号作为电源管理电路断电的信号，在下一次第二比较器翻转前，整个电源管理电路处于待机状态，只有第二比较器处于工作状态，功耗大幅降低。
可选的，所述第三子控制电路，包括：
第二逻辑单元、第三逻辑单元、逻辑控制单元、第一延时单元和第一输出控制单元；
其中，所述第二逻辑单元的第一输入端连接所述第一延时单元的输出端，所述第二逻辑单元的第二输入端和所述第一延时单元的输入端分别接收所述电流过零检测电路的输出端输出的所述第四控制信号；
所述第二逻辑单元的输出端连接所述第一输出控制单元的输入端，所述第一输出控制单元的输出端作为所述第三子控制电路的第一输出端；
所述第三逻辑单元的第一输入端连接所述峰值电流控制电路的输出端，所述第三逻辑单元的第二输入端连接所述第一输出控制单元的输出端，所述第三逻辑单元的输出端作为所述第三子控制电路的第二输出端；
所述逻辑控制单元的第一输入端接收所述电流过零检测电路的输出端输出的所述第四控制信号，所述逻辑控制单元的第二输入端连接所述第一输出控制单元的输出端，所述逻辑控制单元的第二输入端连接各个所述第二比较器的输出端，所述逻辑控制单元的输出端作为所述第三子控制电路的第四输出端。
上述实施方式中，由于第一延时单元产生的T1延时的存在，电流过零检测电路的输出端ZCD_OUT的上升沿到来后的T1时间内，逻辑控制电路的第一输出端LOOP_EN被钳位到低电平，这个时段内无论CMP_OUT1以及CMP_OUT2的情况如何，电源管理电路都会强制进入待机状态一段时间，防止重载下电源管理电路在无时钟控制下连续工作产生逻辑错误，提高控制逻辑的可靠性。
可选的，所述第三子控制电路，还包括：第二延时单元；
其中，所述第二延时单元的输入端连接所述第一输出控制单元的输出端，所述第二延时单元的输出端分别连接所述第三逻辑单元和所述逻辑控制单元的第二输入端。
上述实施方式中，第二延时单元产生的延迟是为了给峰值电流控制电路足够的启动时间，以保障峰值电流控制的准确度。
可选的，所述第一输出控制单元包括：
第二反相器、第二与门和或门；
其中，所述第二反相器的输入端与所述第二逻辑单元的输出端连接，所述第二反相器的输出端与所述第二与门的第一输入端，所述第二与门的第二输入端连接所述或门的输出端；
所述或门的输入端分别连接各个所述第二比较器的输出端，所述第二与门的输出端作为所述第一输出控制单元的输出端。
可选的，所述功率级电路包括：输入控制单元、电感和至少一个第二输出控制单元；
其中，所述输入控制单元分别与所述电源和所述电感的第一端连接，所述输入控制单元还用于接收所述逻辑控制电路的第二输出端输出的第三控制信号，所述电感的第二端分别与各个所述第二输出控制单元连接；各个所述第二输出控制单元还用于接收所述逻辑控制电路的第四输出端输出的所述第五控制信号。
可选的，还包括：
第一驱动电路和第二驱动电路；
其中，所述逻辑控制电路的第二输出端通过所述第一驱动电路连接所述功率级电路；
所述逻辑控制电路的第四输出端通过所述第二驱动电路连接所述功率级电路。
可选的，所述输入控制单元，包括：
第八功率管和第九功率管；
其中，所述第八功率管的第一端连接所述第一驱动电路，所述第八功率管的第二端连接所述电源，所述第八功率管的第三端连接所述电感的第一端；
所述第九功率管的第一端连接所述第一驱动电路，所述第九功率管的第二端连接所述电感的第一端，所述第九功率管的第三端接地。
可选的，所述第二输出控制单元，包括：
第十功率管、第二电容、负载；
其中，所述第十功率管的第一端连接所述第二驱动电路，所述第十功率管的第二端连接所述电感的第二端，所述第十功率管的第三端连接所述第二电容的第一端，所述第二电容和所述负载的第二端接地，所述第二电容的第一端还连接所述负载的第一端。
下面将提供芯片和设备，其内容和效果可参考第一方面或第一方面的可选方式对应的内容和效果。
第二方面，本申请提供一种电源管理芯片，该芯片包括：如第一方面或第一方面的可选方式所述的电源管理电路。
第三方面，本申请提供一种电子设备，包括：
如第二方面中任一项所述的电源管理芯片。
本申请提供一种电源管理电路、芯片和设备，该电源管理电路，包括：电流控制电路、逻辑控制电路和功率级电路；通过电流控制电路和逻辑控制电路实现了对功率级电路的电流峰值的控制，使得功率级电路的输出纹波与效率可以通过电流峰值的控制来达到较好的平衡，通过电流峰值控制到预设峰值可减小输出纹波并提高电路的工作效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一实施例提供的电源管理电路的结构示意图；
图2为本申请另一实施例提供的电源管理电路的结构示意图；
图3为本申请又一实施例提供的电源管理电路的结构示意图；
图4为本申请又一实施例提供的电源管理电路的结构示意图；
图5为本申请又一实施例提供的电源管理电路的结构示意图；
图6为本申请又一实施例提供的电源管理电路的结构示意图；
图7为本申请又一实施例提供的电源管理电路的结构示意图；
图8为本申请一实施例提供的峰值电流控制电路的结构示意图；
图9为本申请另一实施例提供的峰值电流控制电路的结构示意图；
图10为本申请又一实施例提供的峰值电流控制电路的结构示意图；
图11为图8-10中任意实施例提供的峰值电流控制电路的工作波形图；
图12为本申请一实施例提供的逻辑单元的结构示意图；
图13为本申请一实施例提供的逻辑单元的工作波形图；
图14为本申请一实施例提供的逻辑控制电路的结构示意图；
图15为本申请另一实施例提供的逻辑控制电路的结构示意图；
图16为本申请一实施例提供的逻辑控制电路的工作波形图。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例，例如能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
相关技术的SIDO电路中，通常采用固定导通时间的控制模式，即每个周期内功率管的导通时间固定，这使得SIDO的电感电流峰值由实时的输入输出电压被动决定。而电感电流的峰值电流大小直接决定了SIDO的输出纹波的大小并一定程度影响工作效率。而且由于SIDO节省了电感使用数量却增加了功率管数量，其工作效率通常低于传统单电感单输出的DC-DC架构。
如上所述，如何对电感电流进行有效控制成为本申请亟待解决的技术问题。为了解决该技术问题，本申请提供一种电源管理电路、芯片和设备。
本申请中通过电流控制电路对功率级电路的电流进行有效控制，并通过引入逻辑控制电路控制该电源管理电路是否进入待机模式，降低功耗，而且该逻辑控制电路中引入的两段延迟时间辅助无时钟控制，使得无时钟下电路的可靠性较高。
该电源管理电路可以应用于电子设备的电源管理芯片中，其中，电子设备例如包括手机、平板电脑、可穿戴设备、笔记本电脑等终端设备，电源管理电路可以用于给电子设备中不同的负载(例如MCU、音频IC、I/O等)供电，可节约电源管理芯片外的元器件体积。
本申请实施例中的功率级电路的电流指的是功率级电路中包括的电感的电流，功率级电路的电流峰值指的是功率级电路中包括的电感的电流峰值。
本申请以下实施例中结合图示以电源管理电路具有两个输出端分别输出不同电压为例进行说明。
图1为本申请一实施例提供的电源管理电路的结构示意图，如图1所示，该电源管理电路，包括：
电流控制电路、逻辑控制电路和功率级电路；
其中，功率级电路连接至电源VIN；功率级电路包括至少一个输出端(图1中以两个输出端VOUT1、VOUT2为例)，各个输出端分别用于输出电压，在具有多个输出端时，用于输出电压向不同的电路模块供电；
电流控制电路，连接至电源VIN、逻辑控制电路和至少一个输出端，并接收从功率级电路输出的各个输出电压，电流控制电路用于根据各个输出电压以及所述逻辑控制电路输出的第一控制信号检测功率级电路的电流，并在所述电流达到预设峰值后输出第二控制信号至逻辑控制电路；
逻辑控制电路，连接至所述至少一个输出端，逻辑控制电路用于根据各个输出电压向电流控制电路输出第一控制信号，所述第一控制信号用于所述电流控制电路开启对功率级电路的电流的检测，逻辑控制电路根据所述电流控制电路输出的第二控制信号输出第三控制信号至所述功率级电路，以将所述功率级电路的电流峰值控制到预设峰值。
其中，功率级电路例如可以是单电感多输出电路，以下通过单电感双输出电路进行举例说明。
具体的，逻辑控制电路分别将功率级电路的输出端VOUT1和VOUT2与参考电压VREF1和VREF2进行比较，若VOUT1或VOUT2任意一路低于对应的参考电压，逻辑控制电路控制与电流控制电路连接的输出端LOOP_EN输出第一控制信号，该第一控制信号可以是一个跳变信号，例如输出端LOOP_EN原为低电平，则输出高电平，电流控制电路进入工作状态；同时，当VOUT1或VOUT2任意一路低于对应的参考电压时，逻辑控制电路控制与功率级电路连接的输出端Dn输出第三控制信号，该第三控制信号可以是一个跳变信号，例如输出端原为低电平，则输出高电平，驱动功率级电路，使得功率级电路中的电流缓慢上升，电流控制电路检测该电流的电流值，当电流值到达预设峰值后输出端CS_OUT输出第二控制信号到逻辑控制电路，逻辑控制电路根据接收到的第二控制信号通过与功率级电路连接的输出端Dn输出第三控制信号控制功率级电路，使得电流缓慢下降，从而实现对功率级电路中电流峰值的控制。
其中，预设峰值可根据输出纹波以及输出电压等需求预先确定，例如峰值越大可能导致输出纹波越大，但若减小功率级电路的电流峰值则会影响输出电压的大小，从而影响电源管理电路的工作效率，在实际应用中，可根据实际需求确定预设峰值使得输出纹波以及电源管理电路的工作效率达到一定的平衡。
对于功率级电路的各个输出端，可用于给不同的供电模块进行供电，例如可输出不同的电压，可通过各个输出端对应的参考电压进行控制，各个输出端的电压一般被控制在对应的参考电压，在其他实施例中，各个输出端也可输出相同的电压，本申请实施例对此并不限定。
在一实施例中，各个输出端对应的预设峰值相同，在其他实施例中各个输出端对应的预设峰值也可不同，本申请实施例对此并不限定。
进一步的，预设峰值也可根据电路实际运行情况进行调节，电流控制电路可通过对该电流控制电路中的部分参数进行调节，从而实现对预设峰值的调节。
本实施例的电路，通过电流控制电路和逻辑控制电路实现了对功率级电路的电流峰值的控制，使得功率级电路的输出纹波与效率可以通过电流峰值的控制来达到较好的平衡，通过将电流峰值控制到预设峰值可减小输出纹波并提高电路的工作效率。
进一步的，相关技术中需要基于时钟模块的输出来实现SIDO，即存在需要常开的耗电模块(时钟模块)，这使得待机模式下SIDO电路的功耗受限于时钟模块。而本申请中为了减少功耗可采用如下的电路结构：在图1所示实施例的基础上，如图2所示，电流控制电路，包括：
峰值电流控制电路和电流过零检测电路；
其中，峰值电流控制电路的输出端用于输出所述第二控制信号至所述逻辑控制电路，电流过零检测电路的输出端用于输出第四控制信号至逻辑控制电路，所述逻辑控制电路根据所述第四控制信号输出第五控制信号至所述功率级电路，以控制所述功率级电路的输出；
所述峰值电流控制电路的输入端分别连接所述电源VIN、所述逻辑控制电路的第一输出端LOOP_EN和第二输出端D1，所述电流过零检测电路的输入端分别连接所述功率级电路和所述逻辑控制电路的第一输出端LOOP_EN，其中，所述第一输出端用于输出所述第一控制信号，所述第二输出端用于输出所述第三控制信号至所述峰值电流控制电路和所述功率级电路，所述峰值电流控制电路根据所述第三控制信号输出所述第二控制信号，所述功率级电路根据所述第三控制信号将所述电流峰值控制到预设峰值。
其中，峰值电流控制电路的输出端CS_OUT输出第二控制信号，电流过零检测电路的输出端ZCD_OUT输出第四控制信号。
电流过零检测电路用于检测功率级电路的电流是否到零，若降到零，则输出端ZCD_OUT输出第四控制信号，使得功率级电路的输出端的功率管关断，停止输出。具体的，输出端ZCD_OUT的第四控制信号输出到逻辑控制电路，逻辑控制电路根据所述第四控制信号输出第五控制信号使得功率级电路的输出端的功率管关断，图2中逻辑控制电路的输出端Dx输出第五控制信号。此时，图1中输出端Dn为图2中第二输出端D1。
峰值电流控制电路用于控制功率级电路的电流的峰值，具体的，逻辑控制电路分别将功率级电路的输出端VOUT1和VOUT2与参考电压VREF1和VREF2进行比较，若VOUT1或VOUT2任意一路低于对应的参考电压，逻辑控制电路控制的第二输出端D1输出第三控制信号，该第三控制信号可以是一个跳变信号，例如第二输出端D1原为低电平，则输出高电平，即从逻辑控制电路的第二输出端D1输出的第三控制信号上升沿来临时，功率级电路的功率管导通，功率级电路的电流上升，峰值电流控制电路根据第三控制信号对功率级电路输出的电流的电流值进行检测当该电流的电流值达到预设峰值(VREF)后峰值电流控制电路使得输出端CS_OUT输出的第二控制信号置高，进而使得逻辑控制电路的第二输出端D1输出的第三控制信号变为低电平，第三控制信号输入至功率级电路，控制功率级电路的输入端的功率管关断，使得功率级电路的电流下降，从而实现了对峰值电流的控制。
本申请实施例中在电流下降过程中，电流控制电路还可以持续检测功率级电路中电流的电流值，当该电流的电流值降到零时，电流控制电路的输出端ZCD_OUT输出第四控制信号到逻辑控制电路，逻辑控制电路根据输出端ZCD_OUT的第四控制信号输出第五控制信号控制功率级电路关断(即功率级电路中输出控制单元的功率管关断，此时功率级电路中输入控制单元的功率管也是关断的)，同时，逻辑控制电路控制电流控制电路进入待机状态节省功耗，例如将与电流控制电路连接的第一输出端LOOP_EN从高电平变为低电平，从而使得电流控制电路进入待机状态。上述方案实现了电源管理电路无需引入时钟信号的低功耗方案，在进入待机状态下整体的功耗大幅降低，此时功率级电路中功率管不工作，电流控制电路不工作，因此功耗较少，而现有的方案中如果在待机状态下关闭时钟模块，则无法控制功率级电路中功率管的导通，因此无论在正常工作还是待机状态均无法关闭时钟模块，时钟模块所产生的损耗将使得电路的功耗远大于本申请实施例的电路。
在一实施例中，如图3所示，是一种实施例的电源管理电路的电路结构图，其与图2所示的电源管理电路大致相同，不同之处主要在于功率级电路可以采用以下具体结构：
功率级电路包括：输入控制单元、电感和至少一个第二输出控制单元(图3中以两个第二输出端为例进行说明)；
其中，输入控制单元分别与电源VIN和电感L的第一端连接(即，输入控制单元连接在电源VIN和电感L第一端之间)，输入控制单元还与逻辑控制电路的第二输出端D1连接，用于接收逻辑控制电路的第二输出端D1输出的第三控制信号，电感L的第二端分别与各个第二输出控制单元连接；各个第二输出控制单元还与逻辑控制电路的第四输出端D2、D3连接，用于接收逻辑控制电路的第四输出端输出的第五控制信号。每个第二输出控制单元的输出端作为功率级电路的输出端。此时，图2中输出端Dx为图3中第四输出端D2或D3。
具体的，如图3所示，逻辑控制电路分别将功率级电路的输出端VOUT1和VOUT2与参考电压VREF1和VREF2进行比较，若VOUT1或VOUT2任意一路低于对应的参考电压，逻辑控制电路控制第一输出端LOOP_EN输出第一控制信号，该第一控制信号可以是一个跳变信号，例如第一输出端LOOP_EN原为低电平，则输出高电平，电流控制电路(即峰值电流控制电路和电流过零检测电路)进入工作状态，假设是VOUT1先低于对应的参考电压，逻辑控制电路控制第二输出端D1输出第三控制信号和第四输出端D2输出第五控制信号，分别控制功率级电路的输入控制单元和第二输出控制单元，使得电源VIN与电感导通，VOUT1输出电压，其中，VOUT1和VOUT2不同时输出电压，例如VOUT1先于VOUT2低于参考电压时，则第四输出端D2输出第五控制信号，以使第二输出控制单元控制VOUT1输出电压。假设VOUT1输出电压，功率级电路中电感L的电流缓慢上升，此时峰值电流控制电路同样输入第三控制信号(例如高电平)，峰值电流控制电路检测电感中电流的电流值，当电流的电流值到达预设峰值后输出端CS_OUT输出第二控制信号到逻辑控制电路，逻辑控制电路根据第二控制信号控制第二输出端D1的第三控制信号，该第三控制信号可以是一个跳变信号，例如第二输出端D1由高电平变为低电平，控制功率级电路中输入控制单元使得电源VIN与电感不导通，电感中电流缓慢下降。电流过零检测电路检测电感中电流的电流值，当电流值降到零时，电流过零检测电路的输出端ZCD_OUT输出第四控制信号到逻辑控制电路，逻辑控制电路根据第四控制信号控制第四输出端D2输出第五控制信号，该第五控制信号可以是一个跳变信号，例如第二输出端D2由高电平变为低电平，控制第二输出控制单元使得VOUT1停止输出电压，同时，逻辑控制电路控制第一输出端LOOP_EN的第一控制信号跳变，例如第一输出端LOOP_EN由高电平变为低电平，峰值电流控制电路以及电流过零检测电路进入待机状态节省功耗。
在一实施例中，如图4所示，该电源管理电路，还包括：
第一驱动电路和第二驱动电路；
其中，逻辑控制电路的第二输出端D1通过第一驱动电路连接功率级电路，如连接功率级电路的输入控制单元；
逻辑控制电路的第四输出端D2或D3通过第二驱动电路连接功率级电路，如连接功率级电路的第二输出控制单元。
第一驱动电路根据逻辑控制电路的第二输出端D1的电平高低驱动功率级电路的输入控制单元的功率管的导通或关断；第二驱动电路根据逻辑控制电路的第四输出端D2或D3的电平高低驱动功率级电路的输出控制单元的功率管的导通启或关断。
上述实施方式中，通过第一驱动电路和第二驱动电路，实现了输入控制单元和第一输出控制单元对功率级电路各个输出端输出电压控制的可靠性。
其中，如图5所示，图3或图4所示电路结构中的输入控制单元可以采用如下结构，该输入控制单元包括：
第八功率管M1和第九功率管M2；
其中，第八功率管M1的第一端，例如栅极连接第一驱动电路的输出端，第八功率管M1的第二端，例如源极连接电源VIN，第八功率管M1的第三端，例如漏极连接电感L的第一端；其中，逻辑控制电路的第二输出端D1连接第一驱动电路的输入端，输出第三控制信号至第一驱动电路；
第九功率管M2的第一端，例如栅极连接第一驱动电路的输出端，第九功率管的第二端，例如漏极连接电感L的第一端，第九功率管的第三端，例如源极接地。其中，逻辑控制电路的第四输出端D2或D3连接第二驱动电路的输入端，输出第五控制信号至第二驱动电路，第九功率管M2的漏极可以作为输入控制单元的输出端SW连接到电感L的第一端，并连接到电流过零检测电路。
第一驱动电路根据逻辑控制电路的第二输出端D1输出的第三控制信号的电平，决定控制第八功率管M1或第九功率管M2。
其中，各个第二输出控制单元的结构可以相同或不同，以下以结构相同为例进行说明，例如每个第二输出控制单元采用如下结构，如图5所示，该第二输出控制单元包括：
第十功率管M3或M4、第二电容CO1或CO2、负载；
其中，第十功率管的第一端，例如栅极连接第二驱动电路，第十功率管的第二端，例如漏极连接电感的第二端，第十功率管的第三端，例如源极连接第二电容的第一端，第二电容和负载的第二端接地，第二电容的第一端还连接负载的第一端。
如图5所示，VOUT1对应的第二输出控制单元中的第十功率管为M3，VOUT2对应的第二输出控制单元中的第十功率管为M4。
第二驱动电路根据逻辑控制电路的第四输出端D2或第四输出端D3输出的电平，决定控制第十功率管M3或第十功率管M4。
其中，如图6、7所示，第二电容可以为电容CO1、CO2，如图7所示，负载表示为电阻RL1、RL2。
对于图6、图7中所示的电源管理电路实现原理如下：逻辑控制电路分别将功率级电路的输出端VOUT1和VOUT2与参考电压VREF1和VREF2进行比较，若VOUT1或VOUT2任意一路低于对应的参考电压，逻辑控制电路控制第一输出端LOOP_EN输出第一控制信号，该第一控制信号可以是一个跳变信号，例如第一输出端LOOP_EN原为低电平，则输出高电平，电流控制电路(即峰值电流控制电路和电流过零检测电路)进入工作状态，同时，逻辑控制电路控制第二输出端D1输出第三控制信号和第四输出端D2或D3输出第五控制信号，分别通过第一驱动电路和第二驱动电路驱动功率级电路的输入控制单元和第二输出控制单元，使得功率级电路中第八功率管M1和第十功率管(M3或M4)导通，其中，M3与M4不同时开启，其具体开启情况由VOUT1和VOUT2的输出决定，如VOUT1先于VOUT2低于参考电压时，则M3开启。设此时为M1和M3开启，则功率级电路中电感L的电流缓慢上升，峰值电流控制电路检测电感中电流的电流值，当该电流的电流值到达预设峰值后输出端CS_OUT输出第二控制信号到逻辑控制电路，逻辑控制电路控制第二输出端D1输出第三控制信号，该控制信号可以是一个跳变信号，例如第二输出端D1由高电平变为低电平，通过第一驱动电路关闭第八功率管M1并开启第九功率管M2；此时第九功率管M2与第十功率管M3同时开启，电感中电流缓慢下降。电流过零检测电路检测电感中电流的电流值(即检测SW处的电流值)，当电流值降到零时输出端ZCD_OUT输出第四控制信号到逻辑控制电路，逻辑控制电路控制第四输出端D2输出第五控制信号，该第五控制信号可以是一个跳变信号，例如第二输出端D2由高电平变为低电平，通过第二驱动电路关断功率管M3，同时，逻辑控制电路控制第一输出端LOOP_EN由高电平变为低电平，峰值电流控制电路以及电流过零检测电路进入待机状态节省功耗。其中，第八功率管M1和第九功率管M2通过逻辑控制电路的第二输出端D1控制，状态互斥，即第八功率管M1开启时，第九功率管M2关闭；第九功率管M2开启时第八功率管M1关闭。
本申请实施例中通过逻辑控制电路增加了电源管理电路在无时钟模块下运行的可靠性，即通过逻辑控制电路实现对电流控制电路工作的控制，以及对功率级电路的控制。
在一实施例中，如图6、图7所示，逻辑控制电路具体可以包括：
第三子控制电路，以及至少一个第二比较器；第二比较器的数量与功率级电路的输出端的数量相同，也可以与第二输出控制单元的数量相同；
其中，各个第二比较器的第一输入端分别与功率级电路的各个输出端连接；各个第二比较器的第二输入端分别输入第二参考电压；
各个第二比较器的输出端分别与第三子控制电路连接；
第三子控制电路的第一输出端LOOP_EN用于根据各个所述第二比较器的输出端输出的信号输出所述第一控制信号至电流控制电路；第三子控制电路的第二输出端D1用于根据各个所述第二比较器的输出端输出的信号输出所述第三控制信号至所述电流控制电路和所述功率级电路，所述第三子控制电路的第四输出端用于输出所述第五控制信号至功率级电路。
具体的，第二比较器CMP1和CMP2分别将功率级电路的输出端VOUT1和VOUT2与参考电压VREF1和VREF2进行比较，当第二比较器CMP1或CMP2的输出电压CMP_OUT1或CMP_OUT2由低翻转至高时，代表VOUT1或VOUT2低于参考电压，第三子控制电路检测到CMP_OUT1或CMP_OUT2的由低到高翻转变化后，第三子控制电路控制第一输出端LOOP_EN变为高电平，此时逻辑控制电路的第二输出端D1输出第三控制信号，例如由低电平翻转到高电平，通过第一驱动电路驱动功率级电路的输入控制单元，使得电源VIN与电感导通，后续控制逻辑可参考前述实施例，此处不再赘述。
本申请实施例提供的电路使用电流过零检测电路对电流进行检测，当电流低于零时，输出翻转信号作为该电源管理电路断电的信号，在下一次第二比较器翻转前，整个电源管理电路中大部分电路结构处于待机状态，如电流控制电路、第三子控制电路以及功率级电路中的输入控制单元和输出控制单元，只有第二比较器处于工作状态，整体静态功耗大幅降低。
在一实施例中，如图8所示，峰值电流控制电路包括：
钳位电路、电流镜像电路、第一电阻R、第一电容C、选择电路、第一子控制电路；
其中，第一电阻R的第一端连接电源VIN，第一电阻R的第二端连接钳位电路；
钳位电路与选择电路、电流镜像电路连接，并接收从逻辑控制电路的第一输出端LOOP_EN输出的所述第一控制信号；
选择电路与功率级电路的各个输出端(如VOUT1和VOUT2)连接，并接收逻辑控制电路的第三输出端VOUT_SEL输出的第六控制信号；
电流镜像电路还与电源VIN、第一电容C的第一端和第一子控制电路连接；
第一电容C的两端分别与第一子控制电路连接，第一子控制电路接收逻辑控制电路的第二输出端D1输出的所述第三控制信号，第一子控制电路的输出端作为峰值电流控制电路的输出端CS_OUT；
钳位电路，用于对第一电阻R的第二端的电压VC进行钳位，使得第一电阻R的第二端的电压VC等于选择电路的输出电压VOUT_IN；
镜像电流电路，用于对第一电阻R的电流IC进行镜像；
选择电路，用于根据逻辑控制电路的第三输出端VOUT_SEL输出的第六控制信号，选择功率级电路的输出电压VOUT_IN；
第一子控制电路，用于根据所述逻辑控制电路的第二输出端输出的所述第三控制信号控制所述峰值电流控制电路的输出端CS_OUT输出第二控制信号。
在一实施例中，逻辑控制电路的第三输出端VOUT_SEL在VOUT1低于参考电压，即第二比较器CMP_OUT1输出电压由低翻转至高时，输出高电平，此时选择电路的输出电压VOUT_IN等于VOUT1；第三输出端VOUT_SEL在VOUT2低于参考电压，即第二比较器CMP_OUT2输出电压由低翻转至高时，输出低电平，此时选择电路的输出电压VOUT_IN等于VOUT2。
峰值电流控制电路使用钳位电路对电压VC进行钳位，使得VC等于VOUT_IN，经过电流镜像后IC给第一电容C进行充电。当逻辑控制电路的第二输出端D1输出的第三控制信号上升沿来临时，即VOUT1或VOUT2低于参考电压，第二比较器CMP1或CMP2的输出电压CMP_OUT1或CMP_OUT2由低翻转至高时，逻辑控制电路的第二输出端D1输出的第三控制信号控制功率级电路的输入控制单元，使得电源VIN与电感导通，并且第一子控制电路根据第二输出端D1输出的第三控制信号使得输出端CS_OUT输出的第二控制信号置低，第一子控制电路控制第一电容C进行充电，VC逐渐上升至第一参考电压VREF后第一子控制电路控制输出端CS_OUT置高，逻辑控制电路根据输出端CS_OUT的电平控制第二输出端D1的电平翻低，并且逻辑控制电路的第二输出端D1输出的第三控制信号控制功率级电路的输入控制单元，使得电源VIN与电感不导通。
进一步的，如图9所示，峰值电流控制电路，还可以包括：第二子控制电路；
其中，第二子控制电路分别与逻辑控制电路的第一输出端LOOP_EN、电流镜像电路、第一电容C的第二端以及第一子控制电路连接；
第二子控制电路，用于根据逻辑控制电路的第一输出端LOOP_EN输出的第一控制信号，控制峰值电流控制电路的开启或关闭。通过控制峰值电流控制电路的开启或关闭可降低电源管理电路的功耗。
具体的，峰值电流控制电路对逻辑控制电路的第二输出端D1的下降沿形成控制，可决定电感的电流峰值，该电流峰值IL_peak可以表示为IL_peak＝(R×C×VREF)/L，其中L为功率级电路的电感，VREF为第一子控制电路输入的第一参考电压。可以通过控制R、C、VREF以及L的值来对电感的电流峰值进行调节，即对预设峰值进行调节。
在一实施例中第一电阻R的阻值可变或所述第一电容C的电容可变；在一实施例中，第一参考电压VREF可变。
在本实施例中，可以使用多档位阻值可调的电阻R以间接实现多档位峰值可调的电感电流设计。
具体的，峰值电流控制电路使用钳位电路对电压VC进行钳位，使得VC等于VOUT_IN，而VOUT_IN通过选择电路可设为VOUT1或VOUT2，具体可通过逻辑控制电路的第三输出端VOUT_SEL输出的第六控制信号确定。电流IC＝(VIN-VOUT_IN)/R，经过电流镜像后IC给电容C进行充电。当逻辑控制电路的第二输出端D1输出的第三控制信号上升沿来临时，第一子控制电路输出端CS_OUT置低，MN4关闭，使得第一电容进行充电，VC逐渐上升至第一参考电压VREF后第一子控制电路控制输出端CS_OUT置高，进而控制第二输出端D1输出的第三控制信号翻低。上述过程为峰值电流控制电路的一个典型工作过程，输出端CS_OUT即为峰值电流控制电路的输出，用于控制D1的占空比。输出端CS_OUT的高电平时长可以表示为
T＝VREF×R×C/(VIN-VOUT_IN)，故电感的电流峰值
IL_peak＝T×(VIN-VOUT_IN)/L＝VREF×R×C/L。
上述峰值电流控制电路，通过改变第一电阻R的阻值、第一电容C的电容或第一参考电压，进而使得电流峰值可调节，间接地调节了电路的输出纹波以及工作效率。
具体的，峰值电流控制电路通过电流IC的值可实现对电感中电流的电流值的检测。
在一实施例中，钳位电路，包括：
运算放大器EA和第一功率管MP1；
其中，运算放大器EA的第一输入端(如图10中负输入端)连接第一电阻R的第二端，所述运算放大器EA的第二输入端(如图10中正输入端)连接选择电路的输出端VOUT_IN，运算放大器EA的第三输入端连接逻辑控制电路的第一输出端LOOP_EN，运算放大器EA的输出端连接第一功率管MP1的第一端(如栅极)，第一功率管MP1的第二端(如源极)连接第一电阻R的第二端，第一功率管MP1的第三端(如漏极)连接镜像电流电路(如图10所示，第一功率管MP1的漏极连接镜像电流电路的第二功率管MN1的漏极)。
其中，如图10所示，第一功率管MP1的第二端(如源极)还与运算放大器EA的负输入端连接。
在一实施例中，选择电路，包括：
第一反相器INV1、至少一个传输门；
其中，第一反相器INV1的输入端连接逻辑控制电路的第三输出端VOUT_SEL；
第一反相器INV1的输出端分别连接各个传输门的第一控制端；各个传输门的第二控制端分别连接逻辑控制电路的第三输出端VOUT_SEL；各个传输门的输入端分别对应连接功率级电路的各个输出端，各个传输门的输出端作为选择电路的输出端VOUT_IN。其中，传输门的数量与功率级电路的输出端的数量相同
具体的，图10中以功率级电路具有两个输出端，对应两个传输门G1和G2为例进行说明。
第一反相器INV1的输入端连接峰值电流控制电路的输入信号VOUT_SEL(即逻辑控制电路的第三输出端VOUT_SEL输出的第六控制信号)，第一反相器INV1的输出端接传输门G1的负控制端；传输门G1的正控制端接峰值电流控制电路的输入信号VOUT_SEL，传输门G1的输入端接峰值电流控制电路的输入信号VOUT1，传输门G1的输出端接传输门G2的输出端VOUT_IN；传输门G2的正控制端接第一反相器INV1的输出端，传输门G2的负控制端接峰值电流控制电路的输入信号VOUT_SEL，传输门G2的输入端接峰值电流控制电路的输入信号VOUT2。即选择电路的输出端VOUT_IN的电压要么等于VOUT1的电压，要么等于VOUT2的电压。
在一实施例中，如图10所示，电流镜像电路，包括：
第二功率管MN1、第三功率管MN2、第四功率管MP2和第五功率管MP3；
其中，第二功率管MN1的第一端(如栅极)与第三功率管MN2的第一端(如栅极)连接，第二功率管MN1的第一端(如栅极)和第二端(如漏极)短接，第二功率管MN1的第二端连接钳位电路(如钳位电路的第一功率管MP1的漏极)，所述第二功率管的第三端(源极)接地；
第三功率管MN2的第二端(漏极)连接第四功率管MP2的第二端(漏极)，第三功率管MN2的第三端(源极)接地；
第四功率管MP2的第二端(漏极)和第一端(栅极)短接，第四功率管MP2的第一端(栅极)还连接第五功率管MP3的第一端(栅极)，所述四功率管的第三端(源极)连接所述电源VIN；
第五功率管MP3的第二端(漏极)连接第一电容C；第五功率管MP3的第三端(源极)连接电源VIN。
在一实施例中，第一子控制电路，包括：第一逻辑单元、第六功率管MN4和第一比较器Comp；
其中，第一逻辑单元的第一输入端DOWN_IN连接逻辑控制电路的第二输出端D1，第一逻辑单元的第二输入端UP_IN连接第一比较器的输出端VC_OUT，第一逻辑单元的输出端CS_OUT连接第六功率管MN4的第一端(栅极)；第一逻辑单元的输出端CS_OUT作为峰值电流控制电路的输出端CS_OUT；
第六功率管MN4的第二端(源极)和第三端(漏极)分别连接电容C的两端，第六功率管的第二端(源极)接地；即第六功率管MN4的漏极接第一比较器Comp的第一输入端(正输入端)；
第一比较器Comp的第一输入端连接镜像电流电路，如图10所示，第一比较器Comp的第一输入端连接镜像电流电路的第五功率管MP3的第二端(漏极)，第一比较器Comp的第二输入端(负输入端)接入第一参考电压VREF。
其中，如图10所示，第一电容C的上极板接第一比较器Comp的正输入端，第一电容C的下极板接地。
在一实施例中，如图10所示，第二子控制电路，包括：第七功率管MN3，第七功率管MN3的第一端(栅极)连接逻辑控制电路的第一输出端LOOP_EN，第七功率管MN3的第二端(漏极)连接镜像电流电路(即第三功率管MN2的第一端)，第七功率管MN3的第三端(源极)接地。第七功率管MN3的漏极连接第三功率管MN2的栅极。
如图11所示，信号VOUT_SEL为峰值电流控制电路的输入信号，当其为高电平时，功率级电路中VOUT1支路正在工作；当其为低电平时，功率级电路中VOUT2支路正在工作。信号VOUT_SEL可以实时地将信号VOUT_IN从VOUT1和VOUT2之间来回切换以实现精确的电流控制。图11中展示的逻辑关系为，D1上升沿控制CS_OUT翻低，峰值电流控制电路开始对电容C充电，当VC上升至VREF时，VC_OUT产生脉冲使得CS_OUT翻高，CS_OUT输出到逻辑控制电路使得D1翻低。整个过程使得D1的高电平的保持时间等同于电容C充电所需时间。其中，D1上升沿由第二比较器控制。
在一实施例中，如图12所示，第一逻辑单元包括：
第一D触发器、第二D触发器以及第一与门；
其中，第一D触发器的第一端CLK作为第一逻辑单元的第二输入端UP_IN，第一D触发器的第二端D连接电源VDD，第一D触发器的第三端CLR连接第一与门的输出端，所述第一D触发器的输出端Q连接第一与门的第一输入端并作为所述第一逻辑单元的输出端OUT，；
第二D触发器的第一端CLK作为第一逻辑单元的第一输入端DOWN_IN，第二D触发器的第二端D连接电源VDD，第二D触发器的第三端CLR连接第二D触发器的输出端Q，第二D触发器的输出端Q连接第一与门的第二输入端。
如图12所示，在第一逻辑单元中，通过使用两个含异步清零的D触发器以及与门，使得当UP_IN上升沿来临时，OUT信号翻高；当DOWN_IN信号上升沿来临时，OUT信号翻低。
图13为逻辑单元电路工作波形，UP_IN和DOWN_IN信号分别控制输出信号OUT的翻高和翻低。在本申请实施例中，以下第二逻辑单元、第三逻辑单元、第四逻辑单元均可以采用上述第一逻辑单元的电路结构。
在一实施例中，如图14所示，第三子控制电路，包括：
第二逻辑单元、第三逻辑单元、逻辑控制单元、第一延时单元和第一输出控制单元；
其中，第二逻辑单元的第一输入端DOWN_IN连接所述第一延时单元的输出端，第二逻辑单元的第二输入端UP_IN和第一延时单元的输入端分别连接电流过零检测电路的输出端ZCD_OUT，分别接收电流过零检测电路的输出端ZCD_OUT输出的所述第四控制信号；
第二逻辑单元的输出端OUT连接第一输出控制单元的输入端，第一输出控制单元的输出端作为第三子控制电路的第一输出端LOOP_EN；
所述第三逻辑单元的第一输入端DOWN_IN连接峰值电流控制电路的输出端CS_OUT，第三逻辑单元的第二输入端UP_IN连接第一输出控制单元的输出端，第三逻辑单元的输出端OUT作为第三子控制电路的第二输出端D1；
逻辑控制单元的第一输入端连接所述电流过零检测电路的输出端ZCD_OUT，接收电流过零检测电路的输出端ZCD_OUT输出的所述第四控制信号，逻辑控制单元的第二输入端连接第一输出控制单元的输出端LOOP_EN，逻辑控制单元的第三输入端与各个第二比较器的输出端(如CMP_OUT1、CMP_OUT2)连接，逻辑控制单元的输出端OUT作为所述第三子控制电路的第四输出端D2或D3。
在一实施例中，逻辑控制单元例如可以包括至少两个逻辑单元，与图12中结构类似，一个逻辑单元对应一个第二比较器，例如当第二比较器的输出端CMP_OUT1为高电平时，控制第三子控制电路的第四输出端D2输出信号，控制功率级电路中VOUT1对应的第二输出控制单元。
其中，第一输出控制单元还与各个第二比较器的输出端(如CMP_OUT1、CMP_OUT2)连接。
其中，如图15所示，第一延时单元包括一电阻R1和一电容C1。
在一实施例中，如图14所示，第三子控制电路，还包括：第二延时单元；
其中，第二延时单元的输入端连接第一输出控制单元的输出端LOOP_EN，第二延时单元的输出端分别连接第三逻辑单元和第四逻辑单元的第二输入端UP_IN。
其中，如图15所示，第二延时单元包括一电阻R2和一电容C2。
其中，第一输出控制单元包括：
第二反相器INV2、第二与门以及或门；
其中，第二反相器INV2的输入端与第二逻辑单元的输出端OUT连接，第二反相器INV2的输出端与第二与门的第一输入端，第二与门的第二输入端连接或门的输出端；
或门的输入端分别连接各个第二比较器的输出端(如CMP_OUT1、CMP_OUT2)，第二与门的输出端作为第一输出控制单元的输出端LOOP_EN。
如图15所示，ZCD_OUT的上升沿将控制LOOP_EN输出低电平，此时电路中电流控制模块和逻辑控制模块进入待机的低功耗状态；当CMP_OUT1和CMP_OUT2至少有一个为高电平时，输出LOOP_EN变为高电平，此时环路重新工作。由于R1和C1产生的T1延时的存在，ZCD_OUT的上升沿到来后的T1时间内，LOOP_EN被钳位到低电平，这个时段内无论CMP_OUT1以及CMP_OUT2的情况如何，电源管理电路会强制进入待机状态一段时间，这个设计是为了防止重载下环路在无时钟控制下连续工作产生逻辑错误，提高控制逻辑的可靠性。
进一步的，当LOOP_EN翻高后，经过R2和C2产生的T2延时后，D1和D2翻高，功率管开启，T2延迟是为了给峰值电流控制电路足够的启动时间，以保障峰值电流控制的准确度。此外，D1和D2的下降沿分别由CS_OUT和ZCD_OUT的上升沿控制。
图16为逻辑控制电路的工作波形，主要的工作逻辑为，D1和D2的上升沿由ZCD_OUT、CMP_OUT1和CMP_OUT2共同决定，其中ZCD_OUT保障了每个工作周期电感电流降至零；由于引入了T1和T2延迟，每两个D1或D2的上升沿之间至少间隔T1+T2的时长，限制了最大工作频率<1/(T1+T2)。
图16中当CMP_OUT1由低翻转至高时，T1之后LOOP_EN翻高(由于ZCD_OUT的上升沿到来后的T1时间内，LOOP_EN被钳位到低电平)，逻辑控制电路控制D1与D2变为高电平(延迟T2)。D1和D2的下降沿分别由CS_OUT和ZCD_OUT的上升沿控制，其中CS_OUT控制D1下降沿使得功率管M1关闭，间接控制了电流峰值；ZCD_OUT控制功率M3或M4关闭，防止电流反流。对于CMP_OUT2的情况类似，此处不再赘述。
上述逻辑控制电路中，引入了两段独立的延迟来辅助无时钟控制，使得无时钟下环路控制稳定可靠。
本申请实施例的电路以单电感双输出的SIDO为例进行说明，所述的电流控制电路和逻辑控制电路的控制逻辑还可以应用于其他种类的单电感多输出电路，如单电感多输出的BOOST、BUCK-BOOST电路等等。与传统常见的SIDO电路不同点在于，本申请实施例的电路不需要时钟进行控制，节省了相应的功耗；引入了峰值电流控制电路实时的对电流峰值进行控制，并实现了电流峰值的多段可调节。为了提高无时钟控制的可靠性，引入了逻辑控制电路，该电路通过延迟T1和T2插入到每个工作周期中；峰值电流控制电路采样功率级电路的输入、输出电压并控制D1的占空比以实现电流的峰值控制。
本申请还提供一种电源管理芯片，该芯片可包括前述任一实施例所述的电源管理电路。
其中，还可以包括其他电路模块，本申请对此并不限定。
本实施例的内容和效果可参考前述电源管理电路实施例部分，对此不再赘述。
本申请还提供一种电子设备，该电子设备可包括前述任一实施例所述的电源管理芯片。
其中，电子设备例如包括手机、平板电脑、可穿戴设备等终端设备。该电子设备例如还包括电源、处理器、存储器等。
本实施例的内容和效果可参考前述电源管理电路实施例部分，对此不再赘述。

Claims (24)

1.一种电源管理电路，其特征在于，包括：
功率级电路，连接至电源，所述功率级电路包括至少一个输出端，用于输出电压；
电流控制电路，连接至所述电源、逻辑控制电路和所述至少一个输出端，所述电流控制电路用于接收从所述至少一个输出端输出的各个输出电压，根据所述各个输出电压以及所述逻辑控制电路输出的第一控制信号检测所述功率级电路的电流，并在所述电流达到预设峰值后输出第二控制信号至所述逻辑控制电路；
所述逻辑控制电路，连接至所述至少一个输出端，所述逻辑控制电路用于根据所述各个输出电压向电流控制电路输出所述第一控制信号，所述第一控制信号用于所述电流控制电路开启对所述功率级电路的电流的检测，所述逻辑控制电路根据所述第二控制信号输出第三控制信号至所述功率级电路以将所述功率级电路的电流峰值控制到预设峰值。
2.根据权利要求1所述的电路，其特征在于，所述第一控制信号还用于控制所述电流控制电路关闭对所述功率级电路的电流的检测。
3.根据权利要求1或2所述的电路，其特征在于，所述电流控制电路，还用于对所述预设峰值进行调节。
4.根据权利要求1-3任一项所述的电路，其特征在于，所述电流控制电路包括：
峰值电流控制电路和电流过零检测电路；
其中，所述峰值电流控制电路的输出端用于输出所述第二控制信号至所述逻辑控制电路，所述电流过零检测电路的输出端用于输出第四控制信号至所述逻辑控制电路，所述逻辑控制电路根据所述第四控制信号输出第五控制信号至所述功率级电路，以控制所述功率级电路的输出；
所述峰值电流控制电路的输入端分别连接所述电源、所述逻辑控制电路的第一输出端和第二输出端，所述电流过零检测电路的输入端分别连接所述功率级电路和所述逻辑控制电路的第一输出端，其中，所述第一输出端用于输出所述第一控制信号，所述第二输出端用于输出所述第三控制信号至所述峰值电流控制电路和所述功率级电路，所述峰值电流控制电路根据所述第三控制信号输出所述第二控制信号，所述功率级电路根据所述第三控制信号将所述电流峰值控制到预设峰值。
5.根据权利要求4所述的电路，其特征在于，所述峰值电流控制电路，包括：
钳位电路、电流镜像电路、第一电阻、第一电容、选择电路和第一子控制电路；
其中，所述第一电阻的第一端连接所述电源，所述第一电阻的第二端连接所述钳位电路；
所述钳位电路与所述选择电路、所述电流镜像电路连接，并接收从所述逻辑控制电路的第一输出端输出的所述第一控制信号；
所述选择电路与所述功率级电路的至少一个输出端连接，并接收所述逻辑控制电路的第三输出端输出的第六控制信号；
所述电流镜像电路还与所述电源、所述第一电容的第一端和所述第一子控制电路连接；
所述第一电容的两端分别与所述第一子控制电路连接，所述第一子控制电路接收所述逻辑控制电路的第二输出端输出的所述第三控制信号，所述第一子控制电路的输出端作为所述峰值电流控制电路的输出端；
所述钳位电路，用于对所述第一电阻的第二端的电压进行钳位，使得所述第一电阻的第二端的电压等于所述选择电路的输出电压；
所述镜像电流电路，用于对所述第一电阻的电流进行镜像；
所述选择电路，用于根据所述逻辑控制电路的第三输出端输出的第六控制信号，选择所述功率级电路的输出电压；
所述第一子控制电路，用于根据所述逻辑控制电路的第二输出端输出的所述第三控制信号控制所述峰值电流控制电路的输出端输出所述第二控制信号。
6.根据权利要求5所述的电路，其特征在于，所述峰值电流控制电路，还包括：第二子控制电路；
其中，所述第二子控制电路分别与所述逻辑控制电路的第一输出端、所述电流镜像电路、所述第一电容的第二端以及所述第一子控制电路连接；
所述第二子控制电路，用于根据所述逻辑控制电路的第一输出端输出的第一控制信号，控制所述峰值电流控制电路的开启或关闭。
7.根据权利要求5或6所述的电路，其特征在于，所述钳位电路，包括：
运算放大器和第一功率管；
其中，所述运算放大器的第一输入端连接所述第一电阻的第二端，所述运算放大器的第二输入端连接所述选择电路，所述运算放大器的第三输入端连接所述逻辑控制电路的第一输出端，所述运算放大器的输出端连接所述第一功率管的第一端，所述第一功率管的第二端连接所述第一电阻的第二端，所述第一功率管的第三端连接所述镜像电流电路。
8.根据权利要求5-7任一项所述的电路，其特征在于，所述选择电路，包括：
第一反相器、至少一个传输门；
其中，所述第一反相器的输入端连接所述逻辑控制电路的第三输出端；
所述第一反相器的输出端分别连接各个所述传输门的第一控制端；各个所述传输门的第二控制端分别连接所述逻辑控制电路的第三输出端；各个所述传输门的输入端分别对应连接所述功率级电路的各个输出端，各个所述传输门的输出端作为所述选择电路的输出端；所述传输门的数量与所述功率级电路的输出端的数量相同。
9.根据权利要求5-8任一项所述的电路，其特征在于，所述电流镜像电路，包括：
第二功率管、第三功率管、第四功率管和第五功率管；
其中，所述第二功率管的第一端与所述第三功率管的第一端连接，所述第二功率管的第一端和第二端短接，所述第二功率管的第二端连接所述钳位电路，所述第二功率管的第三端接地；
所述第三功率管的第二端连接所述第四功率管的第二端，所述第三功率管的第三端接地；
所述第四功率管的第二端和第一端短接，所述第四功率管的第一端还连接所述第五功率管的第一端，所述四功率管的第三端连接所述电源；
所述第五功率管的第二端连接所述第一电容；所述第五功率管的第三端连接所述电源。
10.根据权利要求5-9任一项所述的电路，其特征在于，所述第一子控制电路，包括：第一逻辑单元、第六功率管和第一比较器；
其中，所述第一逻辑单元的第一输入端连接所述逻辑控制电路的第二输出端，所述第一逻辑单元的第二输入端连接所述第一比较器的输出端，所述第一逻辑单元的输出端连接所述第六功率管的第一端；所述第一逻辑单元的输出端作为所述峰值电流控制电路的输出端；
所述第六功率管的第二端和第三端分别连接所述第一电容的两端，所述第六功率管的第二端接地；
所述第一比较器的第一输入端连接所述镜像电流电路，所述第一比较器的第二输入端接入第一参考电压。
11.根据权利要求6所述的电路，其特征在于，所述第二子控制电路，包括：第七功率管，所述第七功率管的第一端接收所述逻辑控制电路的第一输出端输出的第一控制信号，所述第七功率管的第二端连接所述镜像电流电路，所述第七功率管的第三端接地。
12.根据权利要求10所述的电路，其特征在于，所述第一逻辑单元包括：
第一D触发器、第二D触发器以及第一与门；
其中，所述第一D触发器的第一端作为所述第一逻辑单元的第二输入端，所述第一D触发器的第二端连接电源，所述第一D触发器的第三端连接所述第一与门的输出端，所述第一D触发器的输出端连接所述第一与门的第一输入端并作为所述第一逻辑单元的输出端；
所述第二D触发器的第一端作为所述第一逻辑单元的第一输入端，所述第二D触发器的第二端连接电源，所述第二D触发器的第三端连接所述第二D触发器的输出端，所述第二D触发器的输出端连接所述第一与门的第二输入端。
13.根据权利要求5-12任一项所述的电路，其特征在于，所述第一电阻的阻值可变或所述第一电容的电容可变。
14.根据权利要求10或12任一项所述的电路，其特征在于，所述第一参考电压可变。
15.根据权利要求1-14任一项所述的电路，其特征在于，所述逻辑控制电路，包括：
第三子控制电路，以及至少一个第二比较器；所述第二比较器的数量与所述功率级电路的输出端的数量相同；
其中，各个所述第二比较器的第一输入端分别与所述功率级电路的各个输出端连接；各个所述第二比较器的第二输入端分别输入第二参考电压；
各个所述第二比较器的输出端分别与所述第三子控制电路连接；
所述第三子控制电路的第一输出端用于根据各个所述第二比较器的输出端输出的信号输出所述第一控制信号至所述电流控制电路，所述第三子控制电路的第二输出端用于根据各个所述第二比较器的输出端输出的信号输出所述第三控制信号至所述电流控制电路和所述功率级电路，所述第三子控制电路的第四输出端用于输出所述第五控制信号至所述功率级电路。
16.根据权利要求15所述的电路，其特征在于，所述第三子控制电路，包括：
第二逻辑单元、第三逻辑单元、逻辑控制单元、第一延时单元和第一输出控制单元；
其中，所述第二逻辑单元的第一输入端连接所述第一延时单元的输出端，所述第二逻辑单元的第二输入端和所述第一延时单元的输入端分别接收所述电流过零检测电路的输出端输出的所述第四控制信号；
所述第二逻辑单元的输出端连接所述第一输出控制单元的输入端，所述第一输出控制单元的输出端作为所述第三子控制电路的第一输出端；
所述第三逻辑单元的第一输入端连接所述峰值电流控制电路的输出端，所述第三逻辑单元的第二输入端连接所述第一输出控制单元的输出端，所述第三逻辑单元的输出端作为所述第三子控制电路的第二输出端；
所述逻辑控制单元的第一输入端接收所述电流过零检测电路的输出端输出的所述第四控制信号，所述逻辑控制单元的第二输入端连接所述第一输出控制单元的输出端，所述逻辑控制单元的第二输入端连接各个所述第二比较器的输出端，所述逻辑控制单元的输出端作为所述第三子控制电路的第四输出端。
17.根据权利要求16所述的电路，其特征在于，所述第三子控制电路，还包括：第二延时单元；
其中，所述第二延时单元的输入端连接所述第一输出控制单元的输出端，所述第二延时单元的输出端分别连接所述第三逻辑单元和所述逻辑控制单元的第二输入端。
18.根据权利要求16或17所述的电路，其特征在于，所述第一输出控制单元包括：
第二反相器、第二与门和或门；
其中，所述第二反相器的输入端与所述第二逻辑单元的输出端连接，所述第二反相器的输出端与所述第二与门的第一输入端，所述第二与门的第二输入端连接所述或门的输出端；
所述或门的输入端分别连接各个所述第二比较器的输出端，所述第二与门的输出端作为所述第一输出控制单元的输出端。
19.根据权利要求1-17任一项所述的电路，其特征在于，所述功率级电路包括：输入控制单元、电感和至少一个第二输出控制单元；
其中，所述输入控制单元分别与所述电源和所述电感的第一端连接，所述输入控制单元还用于接收所述逻辑控制电路的第二输出端输出的第三控制信号，所述电感的第二端分别与各个所述第二输出控制单元连接；各个所述第二输出控制单元还用于接收所述逻辑控制电路的第四输出端输出的所述第五控制信号。
20.根据权利要求19所述的电路，其特征在于，还包括：
第一驱动电路和第二驱动电路；
其中，所述逻辑控制电路的第二输出端通过所述第一驱动电路连接所述功率级电路；
所述逻辑控制电路的第四输出端通过所述第二驱动电路连接所述功率级电路。
21.根据权利要求20所述的电路，其特征在于，所述输入控制单元，包括：
第八功率管和第九功率管；
其中，所述第八功率管的第一端连接所述第一驱动电路的输出端，所述第八功率管的第二端连接所述电源，所述第八功率管的第三端连接所述电感的第一端；
所述第九功率管的第一端连接所述第一驱动电路的输出端，所述第九功率管的第二端连接所述电感的第一端，所述第九功率管的第三端接地。
22.根据权利要求20所述的电路，其特征在于，所述第二输出控制单元，包括：
第十功率管、第二电容、负载；
其中，所述第十功率管的第一端连接所述第二驱动电路，所述第十功率管的第二端连接所述电感的第二端，所述第十功率管的第三端连接所述第二电容的第一端，所述第二电容和所述负载的第二端接地，所述第二电容的第一端还连接所述负载的第一端。
23.一种电源管理芯片，其特征在于，包括：
如权利要求1-22任一项所述的电源管理电路。
24.一种电子设备，其特征在于，包括：
如权利要求23所述的电源管理芯片。
CN202080001573.XA 2020-05-15 2020-05-15 电源管理电路、芯片和设备 Active CN111837326B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/090398 WO2021226978A1 (zh) 2020-05-15 2020-05-15 电源管理电路、芯片和设备

Publications (2)

Publication Number Publication Date
CN111837326A true CN111837326A (zh) 2020-10-27
CN111837326B CN111837326B (zh) 2023-12-05

Family

ID=72918747

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080001573.XA Active CN111837326B (zh) 2020-05-15 2020-05-15 电源管理电路、芯片和设备

Country Status (2)

Country Link
CN (1) CN111837326B (zh)
WO (1) WO2021226978A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650607A (zh) * 2024-01-25 2024-03-05 芯昇科技有限公司 充电控制电路、充电方法及设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114337619B (zh) * 2022-01-12 2023-04-28 电子科技大学 一种消除误翻转的反流比较器
CN117118202B (zh) * 2023-10-23 2024-01-02 合肥为国半导体有限公司 一种电源管理集成芯片及供电系统

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052395A1 (en) * 2005-09-07 2007-03-08 Belch Mark A Peak charging current modulation for burst mode conversion
CN102122886A (zh) * 2010-12-03 2011-07-13 苏州华芯微电子股份有限公司 Dc-dc转换器中电感峰值电流的检测电路及方法
CN102347688A (zh) * 2010-07-29 2012-02-08 比亚迪股份有限公司 一种dcdc电源转换控制装置及开关电源
CN103151925A (zh) * 2013-03-11 2013-06-12 成都芯源系统有限公司 一种开关转换器及其控制方法
CN104009637A (zh) * 2014-06-10 2014-08-27 澳特翼南京电子科技有限公司 一种buck-boost开关电压调整器
US20170054394A1 (en) * 2015-08-19 2017-02-23 Lg Electronics Inc. Motor driving apparatus and home appliance including the same
CN110707925A (zh) * 2019-09-20 2020-01-17 杭州士兰微电子股份有限公司 过零检测电路、过零检测方法和开关电源电路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN203206119U (zh) * 2013-03-11 2013-09-18 成都芯源系统有限公司 一种开关转换器
CN103368360B (zh) * 2013-07-26 2016-06-15 矽力杰半导体技术(杭州)有限公司 一种开关电源控制方法、开关电源控制电路和开关电源
TWI608692B (zh) * 2016-05-13 2017-12-11 立錡科技股份有限公司 具有功率因數校正功能的切換式電源供應器及其控制電路與控制方法
JP7006428B2 (ja) * 2018-03-23 2022-01-24 株式会社デンソー モータ制御装置
CN110190735A (zh) * 2019-06-21 2019-08-30 杰华特微电子（杭州）有限公司 开关电源

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070052395A1 (en) * 2005-09-07 2007-03-08 Belch Mark A Peak charging current modulation for burst mode conversion
CN102347688A (zh) * 2010-07-29 2012-02-08 比亚迪股份有限公司 一种dcdc电源转换控制装置及开关电源
CN102122886A (zh) * 2010-12-03 2011-07-13 苏州华芯微电子股份有限公司 Dc-dc转换器中电感峰值电流的检测电路及方法
CN103151925A (zh) * 2013-03-11 2013-06-12 成都芯源系统有限公司 一种开关转换器及其控制方法
CN104009637A (zh) * 2014-06-10 2014-08-27 澳特翼南京电子科技有限公司 一种buck-boost开关电压调整器
US20170054394A1 (en) * 2015-08-19 2017-02-23 Lg Electronics Inc. Motor driving apparatus and home appliance including the same
CN110707925A (zh) * 2019-09-20 2020-01-17 杭州士兰微电子股份有限公司 过零检测电路、过零检测方法和开关电源电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117650607A (zh) * 2024-01-25 2024-03-05 芯昇科技有限公司 充电控制电路、充电方法及设备

Also Published As

Publication number Publication date
WO2021226978A1 (zh) 2021-11-18
CN111837326B (zh) 2023-12-05

Similar Documents

Publication Publication Date Title
CN105305818B (zh) 用于开关电源电流采样的系统和方法
US6933706B2 (en) Method and circuit for optimizing power efficiency in a DC-DC converter
US7852055B2 (en) Switching regulator
CN101594056B (zh) 直流-直流转换器及其相关方法
US8111051B2 (en) Step-down switching regulator
US7804285B2 (en) Control of operation of switching regulator to select PWM control or PFM control based on phase comparison
US7884590B2 (en) Voltage converter
US7629778B2 (en) Voltage converter
US8080987B1 (en) Method and apparatus for efficient transitioning between different operating modes of a regulator
CN104218646B (zh) 一种移动电源充电电路
US8901902B2 (en) Switching regulator and electronic device incorporating same
US20110101946A1 (en) Voltage converters
CN111837326B (zh) 电源管理电路、芯片和设备
EP1926199A1 (en) Buck converter with inductor pre-energizing
EP1804368A1 (en) Method for DC/DC conversion and DC/DC converter arrangement
CN101728947A (zh) Dc-dc转换器
JPH1189222A (ja) 電圧変換回路
CN102122888A (zh) 升降转换电路的控制电路以及控制方法
US10693376B2 (en) Electronic converter and method of operating an electronic converter
US10075078B2 (en) Control circuit for maintaining a switching frequency for constant on time converter
US7423415B2 (en) DC-DC converter and its control method, and switching regulator and its control method
TWI565210B (zh) 用於非連續導通模式的單電感雙輸出電源轉換器及其控制方法
US20060049811A1 (en) Output voltage ripple reduction technique for burst mode operation of power converter
CN113783421A (zh) 一种直流升压转换装置
Lima et al. Dead-time control system for a synchronous buck dc-dc converter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant