JP2000242311A - プログラマブルコントローラ - Google Patents

プログラマブルコントローラ

Info

Publication number
JP2000242311A
JP2000242311A JP4557599A JP4557599A JP2000242311A JP 2000242311 A JP2000242311 A JP 2000242311A JP 4557599 A JP4557599 A JP 4557599A JP 4557599 A JP4557599 A JP 4557599A JP 2000242311 A JP2000242311 A JP 2000242311A
Authority
JP
Japan
Prior art keywords
output
data
input
shared memory
serial communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4557599A
Other languages
English (en)
Inventor
卓弘 ▲吉▼田
Takuhiro Yoshida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP4557599A priority Critical patent/JP2000242311A/ja
Publication of JP2000242311A publication Critical patent/JP2000242311A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【課題】 シリアル通信方式又は共有メモリを利用した
方式のものをそれぞれ用意しなくても、ユーザーの要望
を満足させることができるようにする。 【解決手段】 増設機器との間でシリアル通信方式及び
共有メモリを利用した方式のいずれでも、入出力環境が
準備されている方式でデータが入出力が可能なプログラ
マブルコントローラであって、前記シリアル通信方式又
は前記共有メモリを利用した方式のいずれか一方の方式
を最初に試行することにより前記データの入出力が可能
か否かを確認するとともに、否のときに他方の方式を次
に試行することにより前記データの入出力が可能か否か
を確認して、前記データの入出力が可能であることが確
認された方式により、前記データの入出力がなされる構
成にしている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ユーザープログラ
ムに基づいてシーケンス制御するプログラマブルコント
ローラに関するものである。
【0002】
【従来の技術】従来、この種のプログラマブルコントロ
ーラ10として、図5に示すものが存在する。このもの
は、中央処理装置であるCPU1 、システムメモリであ
るROM2 、バックアップメモリであるEEPROM3
、プログラム・データメモリであるRAM4 、入出力
装置であるI/O部5 、パーソナルコンピュータ等の支
援装置を接続するためのインターフェース6 を備え、こ
れらのものがバス7 によって接続されている。
【0003】次に、図6に基づいて、このものの動作を
説明する。電源がONとされた後に、最初に、SFR
(図示せず)を初期化し、続いて、増設インターフェー
ス20を介して増設機器30が増設されている場合には増設
機器30の初期化をし、さらに、RAM4 の初期化をして
から、OSの起動、ユーザープログラムの起動の後に、
増設機器30との間でのデータの入出力がなされるための
前処理である、いわゆる、I/Oリフレッシュをする。
なお、I/Oリフレッシュは、増設機器30が増設されて
いる場合には、本プログラマブルコントローラ10そのも
のをI/Oリフレッシュしてから、増設機器30をI/O
リフレッシュする。これらの、OSの起動、ユーザープ
ログラムの起動、I/Oリフレッシュといった一連の動
作は、電源がOFFとされるまで、継続される。
【0004】詳しくは、増設機器30のI/Oリフレッシ
ュは、プログラマブルコントローラ10が増設機器30との
間で、シリアル通信方式によってデータの入出力がなさ
れる方式の場合は、シリアル通信方式に対応した手順で
なされ、逆に、共有メモリを利用した方式によってデー
タの入出力がなされる方式の場合は、共有メモリを利用
した方式に対応した手順、すなわち、共有メモリを介し
てなされることとなる。
【0005】
【発明が解決しようとする課題】上記したプログラマブ
ルコントローラにあっては、プログラマブルコントロー
ラ10と増設機器30との間のデータの入出力が、シリアル
通信方式によってなされるか、又は共有メモリを利用し
た方式によってなされるかによって、増設機器30のI/
Oリフレッシュの手順が異なるために、ユーザーの要望
を満足させることができるよう、2つの方式のものを用
意しなくてはならず、ひいては、品揃えのために、2つ
の方式に対して、在庫を確保しなけねればならなくなっ
ていた。
【0006】本発明は、上記の点に着目してなされたも
ので、その目的とするところは、シリアル通信方式又は
共有メモリを利用した方式のものをそれぞれ用意しなく
ても、ユーザーの要望を満足させることができるプログ
ラマブルコントローラを提供することにある。
【0007】
【課題を解決するための手段】上記した課題を解決する
ために、請求項1記載の発明は、増設機器との間でシリ
アル通信方式及び共有メモリを利用した方式のいずれで
も、入出力環境が準備されている方式でデータが入出力
が可能なプログラマブルコントローラであって、前記シ
リアル通信方式又は前記共有メモリを利用した方式のい
ずれか一方の方式を最初に試行することにより前記デー
タの入出力が可能か否かを確認するとともに、否のとき
に他方の方式を次に試行することにより前記データの入
出力が可能か否かを確認して、前記データの入出力が可
能であることが確認された方式により、前記データの入
出力がなされる構成にしている。
【0008】請求項2記載の発明は、請求項1記載の発
明において、前記共有メモリを利用した方式により前記
データの入出力を最初に試行する構成にしている。
【0009】
【発明の実施の形態】本発明の一実施形態を図1乃至図
4に基づいて以下に説明する。このプログラマブルコン
トローラ10は、図2に示すように、中央処理装置である
CPU1 、システムメモリであるROM2 、バックアッ
プメモリであるEEPROM3 、プログラム・データメ
モリであるRAM4 、入出力装置であるI/O部5 、パ
ーソナルコンピュータ等の支援装置を接続するためのイ
ンターフェース6 を備え、これらのものがバス7 によっ
て接続されている。
【0010】このものは、増設インターフェース20を介
して増設された増設機器30であるI/O装置との間で、
シリアル通信方式及び共有メモリを利用した方式のいず
れでも、入出力環境が準備されている方式でデータが入
出力可能となっている。つまり、準備された入出力環境
が、シリアル通信方式に応じたものである場合には、シ
リアル通信方式でデータが入出力可能となっており、逆
に、共有メモリを利用した方式に応じたものである場合
には、共有メモリを利用した方式でデータが入出力可能
となっている。
【0011】次に、図3に基づいて、このものの動作を
詳しく説明する。電源がONとされた後に、最初に、S
FR(図示せず)を初期化し、続いて、増設機器30が増
設されている場合には増設機器30の初期化をする。
【0012】詳しくは、図1に示すように、増設機器30
との間で、共有メモリを利用した方式でデータが入出力
可能であるかを確認するために、共有メモリにデータを
書き込みよう書込動作して、その書込動作の後に、書き
込んであるはずのデータを読み出すよう読出動作する。
つまり、共有メモリを利用した方式でデータの入出力が
可能か否かを確認する。ここで、この読出動作により、
書き込まれたデータを読みだすことができた場合は、共
有メモリが設けられて入出力環境が準備されていること
を確認することができる。その後、増設機器30との間で
のデータの入出力がなされるための前処理である、いわ
ゆる、I/Oリフレッシュするためのエリアが、共有メ
モリを利用した方式に対応して割り付けられる。
【0013】逆に、読出動作により、書き込まれたデー
タを読みだすことができなかった場合は、シリアル通信
用のコマンドを送信して、その送信されたコマンドに対
応するレスポンスを受信することができるか否か、つま
り、シリアル通信方式でデータの入出力が可能か否かを
確認する。ここで、レスポンスを受信することができた
ときは、シリアルバスが設けられて入出力環境が準備さ
れていることを確認することができる。その後、シリア
ル通信方式に対応して、前述したI/Oリフレッシュす
るためのエリアが割り付けられる。なお、レスポンスを
受信することができなかったときは、増設機器30が増設
されていないと判断して、必要な設定を行うことにな
る。
【0014】それから、RAM4 の初期化、OSの起
動、ユーザープログラムの起動の後に、図4に示すよう
に、前述したI/Oリフレッシュをする。詳しくは、本
プログラマブルコントローラ10のI/Oリフレッシュを
し、その後、共有メモリを利用した方式でデータの入出
力が可能であることが確認できている場合は、共有メモ
リを利用した方式に対応して増設機器30のI/Oリフレ
ッシュが、共有メモリを介してなされ、シリアル通信方
式でデータの入出力が可能であることが確認できている
場合は、シリアル通信方式に対応してなされる。
【0015】これらの、OSの起動、ユーザープログラ
ムの起動、I/Oリフレッシュといった一連の動作は、
電源がOFFとされるまで継続され、その後、データの
入出力が行われることになる。
【0016】かかるプログラマブルコントローラ10にあ
っては、共有メモリを利用した方式を最初に試行するこ
とによりデータの入出力が可能か否かを確認するととも
に、否のときに、シリアル通信方式を次に試行すること
によりデータの入出力が可能か否かを確認して、データ
の入出力が可能であることが確認された方式を実行して
I/Oリフレッシュがなされるとともに、データの入出
力がなされるのであるから、シリアル通信方式又は共有
メモリを利用した方式のものをそれぞれ用意しなくて
も、ユーザーの要望を満足させることができる。
【0017】また、入出力の速度に関して、シリアル通
信方式と共有メモリを利用した方式とを比較すると、一
般に、共有メモリを利用した方式の方が速いから、この
速い方式である共有メモリを利用した方式を最初に試行
することにより、共有メモリを利用した方式によりデー
タの入出力が可能か否かを速やかに確認できるので、こ
の最初に試行した方式によりデータの入出力が可能であ
るときには、シリアル通信方式を最初に試行する場合よ
りも、データの入出力が可能な方式を把握できるように
なり、ひいては、データの入出力を速やかに実行するこ
とができるようになる。
【0018】
【発明の効果】請求項1記載の発明は、シリアル通信方
式又は共有メモリを利用した方式のいずれか一方の方式
を最初に試行することによりデータの入出力が可能か否
かを確認するとともに、否のときに他方の方式を次に試
行することによりデータの入出力が可能か否かを確認し
て、データの入出力が可能であることが確認された方式
を実行してデータの入出力がなされるのであるから、シ
リアル通信方式又は共有メモリを利用した方式のものを
それぞれ用意しなくても、ユーザーの要望を満足させる
ことができる。
【0019】請求項2記載の発明は、請求項1記載の発
明の効果に加えて、入出力の速度に関して、シリアル通
信方式と共有メモリを利用した方式とを比較すると、一
般に、共有メモリを利用した方式の方が速いから、この
速い方式である共有メモリを利用した方式を最初に試行
することにより、共有メモリを利用した方式によりデー
タの入出力が可能か否かを速やかに確認できるので、こ
の最初に試行した方式によりデータの入出力が可能であ
るときには、シリアル通信方式を最初に試行する場合よ
りも、データの入出力が可能な方式を把握できるように
なり、ひいては、データの入出力を速やかに実行するこ
とができるようになる。
【図面の簡単な説明】
【図1】本発明の一実施形態の増設機器の初期化のフロ
ーチャートである。
【図2】同上の動作のブロック図である。
【図3】同上のフローチャートである。
【図4】同上の増設機器のI/Oリフレッシュのフロー
チャートである。
【図5】従来例のブロック図である。
【図6】同上の動作のフローチャートである。
【符号の説明】
10 プログラマブルコントローラ 30 増設機器

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 増設機器との間でシリアル通信方式及び
    共有メモリを利用した方式のいずれでも、入出力環境が
    準備されている方式でデータが入出力が可能なプログラ
    マブルコントローラであって、前記シリアル通信方式又
    は前記共有メモリを利用した方式のいずれか一方の方式
    を最初に試行することにより前記データの入出力が可能
    か否かを確認するとともに、否のときに他方の方式を次
    に試行することにより前記データの入出力が可能か否か
    を確認して、前記データの入出力が可能であることが確
    認された方式により、前記データの入出力がなされるよ
    う成したことを特徴とするプログラマブルコントロー
    ラ。
  2. 【請求項2】 前記共有メモリを利用した方式により前
    記データの入出力を最初に試行するよう成したことを特
    徴とする請求項1記載のプログラマブルコントローラ。
JP4557599A 1999-02-23 1999-02-23 プログラマブルコントローラ Pending JP2000242311A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4557599A JP2000242311A (ja) 1999-02-23 1999-02-23 プログラマブルコントローラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4557599A JP2000242311A (ja) 1999-02-23 1999-02-23 プログラマブルコントローラ

Publications (1)

Publication Number Publication Date
JP2000242311A true JP2000242311A (ja) 2000-09-08

Family

ID=12723160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4557599A Pending JP2000242311A (ja) 1999-02-23 1999-02-23 プログラマブルコントローラ

Country Status (1)

Country Link
JP (1) JP2000242311A (ja)

Similar Documents

Publication Publication Date Title
US9170832B2 (en) Virtual machine control apparatus and virtual machine control method
WO2006050287A2 (en) Implementing bufferless dma controllers using split transactions
CN108108314B (zh) 交换器系统
JP3651573B2 (ja) ファクトリーオートメーションシステムの制御方法、ファクトリーオートメーションシステムの中央制御装置
CN111177027A (zh) 动态随机存取存储器、内存管理方法、系统及存储介质
JP2000242311A (ja) プログラマブルコントローラ
US5561818A (en) Microprocessor and data processing system for data transfer using a register file
JPH0628307A (ja) バス制御装置
JP2001005790A (ja) マイクロコントローラ
JP2003186666A (ja) マイクロコンピュータおよびdma制御回路
JPS62266639A (ja) 入出力用デバイスのインタフエ−ス装置
JPH1042003A (ja) コンピュータシステム及び同システムに適用するモデム制御方法
JP2002244857A (ja) 制御装置
JPH10320352A (ja) バスマスタ転送システム
JPH01126749A (ja) 周辺機器データ制御装置
JPS5930127A (ja) デ−タ転送方法
JPH04143846A (ja) インターフェイス変換回路
JPS61223968A (ja) マルチ・マイクロプロセツサ用デ−タ制御器
JPS6349964A (ja) ハンドシエ−ク制御装置
JPH0240749A (ja) 情報処理装置
JPS63116255A (ja) マイクロプロセツサ
JPH04141734A (ja) 内部レジスタアクセス回路
JP2000347979A (ja) 入出力命令実行装置
JPH0512183A (ja) データ転送方式
JPH02307149A (ja) 直接メモリアクセス制御方式