JPH04143846A - インターフェイス変換回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、数値制御装置等に使用されるインターフェイ
ス変換回路に関し、特にアドレス信号により指定された
アドレス及びそのアドレスのデータ配列の変換を行うイ
ンターフェイス変換回路に関する。

〔従来の技術〕

数値制御装置システムでは、ＰＭＣ（プログラマブル・
マシン・コントローラ）、入出力機器、サーボアンプ等
の多数の周辺モジュールを含んでいる。通常これらの周
辺モジュールは数値制御装置毎に用意され、そのインタ
ーフェイス、すなわち入出力信号のアドレス及び配列は
各数値制御装置毎に異なる。

従って、ある数値制御装置用に作成された周辺モジュー
ルを他の数値制御装置に直接結合することはできない。

このため、数値制御装置のマイクロプロセッサ側と周辺
モジュール側とで、データの格納されるアドレス及びデ
ータの配列が違う場合、それを−致させるために、この
アドレスやデータ配列ヲマイクロプロセッサ側から見た
ものに変換する必要がある。従来はマイクロプロセッサ
側のソフトウェアを改変することにより、アドレスやデ
ータ配列をマイクロプロセッサ側から見たものに変換し
ていた。

〔発明が解決しようとする課題〕

しかし、ソフトウェアでアドレス等を変換するのでは、
マイクロプロセッサがデータを処理するたびに、変換処
理が必要になり、その処理速度が低下するという問題点
があった。

また、ソフトウェアの改変作業にも多大な時間と労力が
必要となり、ソフトウェアの開発、保守上の問題となる
。

本発明は、このような点に鑑みてなされたものであり、
データ処理速度の低下を防止したインターフェイス変換
回路を提供することを目的とする。

また、本発明の他の目的はインターフェイスが変化して
も、ソフトウェアの改変が不要なインターフェイス変換
回路を提供することである。

〔課題を解決するための手段〕

本発明では上記課題を解決するために、マイクロプロセ
ッサと周辺モジュール間のインターフェイス変換回路に
おいて、アドレス及び前記アドレスのデータ配列を変換
するための変換データが記憶された記憶手段と、前記ア
ドレス及び前記アドレスのデータ配列を変換する必要が
あるか否かを判別し、変換する必要がある場合に、変換
指令信号を出力する変換指令手段と、前記変換指令信号
が出力された場合に、前記記憶手段の前記変換データに
従って前記アドレス及び前記アドレスのデータ配列を変
換する配列変換手段と、を有することを特徴とするイン
ターフェイス変換回路が、提供される。

〔作用〕

マイクロプロセッサから出力されるアドレス信号は、記
憶手段及び変換指令手段に送られる。変換指令手段は、
このアドレス信号により指定されたアドレス及びこのア
ドレスのデータ配列を変換する必要があるか否かを判別
し、変換する必要があると判別した場合には、変換指令
信号を記憶手段に出力する。変換指令信号を受けた記憶
手段は、変換データを配列変換手段に送る。配列変換手
段は、記憶手段からの変換データに従って、アドレス及
びデータ配列を変換する。

〔実施例〕

以下、本発明の一実施例を図面に基づいて説明する。

第１図は、本発明のインターフェイス変換回路が適用さ
れる数値制御装置システムの要部を示すブロック図であ
る。マイクロプロセッサ（以下ｒＭＰＵＪという）１は
、インターフェイス変換回路２を介してアドレスバス３
及びデータバス４に接続されている。このアドレスバス
３及びデータバス４には、ＰＭＣ（プログラマブル・マ
シン・コントローラ）５が接続されている。

ＭＰＵＩは、アドレスライン６及びデータライン７を介
してインターフェイス変換回路２と接続されている。ア
ドレスライン６は、３つに分岐シて、記憶装置８、デコ
ーダ（ＤＥＣ）９及びアドレスバッファ１０に接続され
ている。

記憶装置８には、ＭＰＵＩから送られるアドレス信号に
より指定されるアドレス及びそのアドレスのデータ配列
を変換するための変換データが記憶されている。

デコーダ９は、ＭＰＵＩから送られるアドレス信号によ
り指定されたアドレス及びそのアドレスのデータ配列の
変換を必要とするか否かを判別する。この変換が必要な
場合、デコーダ９は、変換指令信号をライン１１を介し
て記憶装置８へ送る。

アドレスバッファ１０は、アドレスライン１２を介して
アドレスバス３に接続されている。アドレスバッファ１
０は、通常、アドレスライン６とアドレスライン１２と
を閉じているが、後述する変換制御回路１９からの変換
指令信号が入力されているときは、アドレスライン６と
アドレスライン１２とを切離す。

一方、データライン７は、２つに分岐し、データバッフ
ァ１３及びデータ配列変換回路１４に接続されている。

データバッファ１３は、データライン１５を介してデー
タバス４と接続されている。

データバッファ１３は、通常、データライン７とデータ
ライン１５とを閉じているが、後述する変換制御回路１
９からの変換指令信号が入力されているときは、データ
ライン７とデータライン１５とを切離す。

データ配列変換回路１４は、ライン１６を介してデータ
ライン７に、またライン１７を介してデータライン１５
に接続されている。データ配列変換回路１４は、ＭＰＵ
Ｉから送られるアドレス信号によって指定されたアドレ
スのデータ配列を、記憶装置８の変換データに従って変
換する。

記憶装置８には、ライン１８を介して変換制御回路１９
が接続されている。この変換制御回路１９は、３つに分
岐したライン２０を介して、アドレスバッファ１０、デ
ータバッファ１３及びデータ配列変換回路１４に接続さ
れている。また変換制御回路１９は、ライン２１を介し
てアドレスライン１２に接続されている。変換制御回路
１９は、デコーダ９から変換指令信号が出力されている
とき、この変換指令信号をライン２０を介してアドレス
バッファ１０及びデータバッファ１３に送るとともに、
記憶装置８の変換データをデータ配列変換回路１４に送
る。

さらに、変換制御回路１９は、デコーダ９から変換指令
信号が出力されているとき、ＭＰＵＩからのアドレス信
号によって指定されたアドレスを、記憶装置８の変換デ
ータに従って変換する。

上記の数値制御装置システムにおいて、ＭＰＵ１からア
ドレス信号が出力されると、このアドレス信号は、アド
レスライン６を介して記憶装置８、デコーダ９及びアド
レスバッファ１０に送られる。

例えば、ＭＰＵＩ側のデータ配列は第２図（ａ）に示す
データ配列とする。また、ＰＭＣ５側のデータ配列は第
２図（ｂ）に示すデータ配列とする。

ここで、ＭＰＵＩ側のアドレスｎ内のデータ（Ａ、Ｂ、
Ｃ等）をＰＭＣ５に書き込む場合、ＭＰＵＩからはアド
レスｎを指定するアドレス信号が出力される。するとデ
コーダ９は、アドレスｎが指定されたことを判別する。

アドレスｎが指定されると、予め記憶装置８に格納され
た変換データによって、アドレスｎがアドレス（ｎ＋１
）に変換され、またデータの配列の順序も逆に変換され
る。

次に変換の詳細について述べる。ＭＰＵＩ側のアドレス
ｎ内の信号Ａ、Ｂ、Ｃは、それぞれビット番号７．６．
５に格納されている。これに対し、ＰＭＣ５側での信号
Ａ、ＢＳＣは、アドレス（ｎ＋１）で、かつそれぞれビ
ット番号０、°１．２に格納されている。従って、ＭＰ
ＵＩ側のアドレスｎ内のデータをＰＭＣ５に書き込む場
合、そのデータのアドレス位置及びデータ配列を変換す
る必要がある。

変換指令信号を受けた記憶装置８は、ライン１８を介し
て、この変換指令信号と、アドレス及びデータ配列を変
換するための変換データとを変換制御回路１９に送る。

変換制御回路１９は、変換指令信号をライン２０を介し
てアドレスバッファ１０及びデータバッファ１３に送る
。それにより、アドレスライン６と１２が切り離される
。同様に、データライン７と１５とが切り離される。

また、変換制御回路１９は、記憶装置８からの変換デー
タをライン２０を介してデータ配列変換回路１４に送る
。このときのデータ配列を変換する変換データはデータ
配列を逆にするデータとなる。

さらに変換制御回路１９は、記憶装置８からの変換デー
タに従って、アドレスｎを（ｎ＋１）に変換し、この変
換後のアドレス信号を、ライン２１、アドレスライン１
２及びアドレスバス３を介してＰＭＣ５に送る。

一方、ＭＰＵＩ側のアドレスｎ内のビット番号０〜７に
格納された各データは、データライン７及びライン１６
を介してデータ配列変換回路１４に送られる。データ配
列変換回路１４は、このデータの配列を、変換制御回路
１９から送られる変換データに従って、第２図（ｂ）の
アドレス（ｎ＋１）内のデータ配列と同じ配列に変換す
る。そして、変換後のデータを、ライン１７、データラ
イン１５及びデータバス４を介してＰＭＣ５に送る。

上記の説明では、ＭＰＵＩ側からＰＭＣ５にデータを送
る場合について説明したが、逆にＰＭＣ５からデータを
読み込む場合もほぼ同様である。

すなわち、アドレス信号の変換は同様であり、データ配
列の変換もデータ配列変換回路１４によって行われる。

ただし、データの転送はＰＭＣ５からデータバス４、デ
ータライン１７、データ配列変換回路１４、データライ
ン１６及び７を経由してＭＰＵＩ側に送られる。

このように、インターフェイス変換回路２をＭＰＵＩと
ＰＭＣ５との間に設けたので、ＭＰＵＩがデータを処理
するごとに、アドレスあるいはデータ配列の変換をソフ
トウェアで処理する必要がなく、データ処理速度が向上
する。また、周辺モジュールのデータのアドレスあるい
は配列が異なる場合でも、ソフトウェアを改変する必要
がなく、変化データのみを記憶装置８に格納すればよく
、ソフトウェア改変が不要となる。

なお、上記の説明では周辺モジュールとしてＰＭＣ（プ
ログラマブル・マシン・コントローラ）を例に説明した
が、これ以外の入出力機器あるいは入出力機器、サーボ
アンプ等でも同様に適用できる。さらに、ロボット制御
装置、ＰＣ等にも適用できる。

〔発明の効果〕

以上説明したように本発明では、ＭＰＵ側と周辺モジュ
ールとの間にインターフェイス変換回路を設けたので、
データ処理毎にデータのアドレス、データ配列の変換が
不要となり、処理速度が向上する。

また、ソフトウェアの改変が不要となり、ソフトウェア
開発、保守が容易となる。

【図面の簡単な説明】

第１図は本発明のインターフェイス変換回路が適用され
る数値制御装置の要部を示すブロック図、第２図（ａ）
はＭＰＵ側からみたインターフェイスの例を示す図、 第２図（ｂ）はＰＭＣ側からみたインターフェイスの例
を示す図である。 マイクロプロセッサ（ＭＰＵ） インターフェイス変換回路 アドレスノぐス データバス ＰＭＣ（−７”ログラマブル・マシン・コントローラ） 記憶装置 デコーダ（ＤＥＣ） データ配列変換回路 変換制御回路 特許８願人

Claims (3)

【特許請求の範囲】
1. （１）マイクロプロセッサと周辺モジュール間のインタ
   ーフェイス変換回路において、 アドレス及び前記アドレスのデータ配列を変換するため
   の変換データが記憶された記憶手段と、前記アドレス及
   び前記アドレスのデータ配列を変換する必要があるか否
   かを判別し、変換する必要がある場合に、変換指令信号
   を出力する変換指令手段と、 前記変換指令信号が出力された場合に、前記記憶手段の
   前記変換データに従って前記アドレス及び前記アドレス
   のデータ配列を変換する配列変換手段と、 を有することを特徴とするインターフェイス変換回路。
2. （２）前記配列変換手段は、 前記変換指令信号を受けると前記アドレス及び前記アド
   レスのデータが無変換時に通るそれぞれの回線を切り、
   かつ前記記憶手段の変換データに従って前記アドレスを
   変換する変換制御回路と、前記変換制御回路を介して前
   記変換指令信号を受けると前記記憶手段の変換データに
   従って前記データ配列を変換するデータ配列変換回路と
   、を有することを特徴とする請求項１記載のインターフ
   ェイス変換回路。
3. （３）前記マイクロプロセッサは数値制御装置のマイク
   ロプロセッサであり、前記周辺モジュールはＰＭＣ（プ
   ログラマブル・マシン・コントローラ）であることを特
   徴とする請求項１記載のインターフェイス変換回路。