JPS61228581A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、イメージデータなどのデータ処理装置に係り
、特に中央処理装置と独立して動作する圧縮伸長処理装
置を持ったデータ処理装置に関する。

〔発明の背景〕

本発明に最も近い公知例としては、特開昭５６−７１１
３７号公報（印刷方式）があげられるが。

これは、中央処理装置の制御のもとに入力装置、記憶装
置、圧縮伸長回路、加工回路、印刷装置が個々に独立し
て動作する印刷方式であり、圧縮伸長回路で処理された
データは、記憶装置、あるいは中央処理装置を通して出
力装置へ転送される。

これに対して本発明は、中央処理装置のＤＭＡ制御によ
り、圧縮伸長処理装置にメインバスに接続切替可能なロ
ーカルメモリを設け、記憶装置とローカルメモリとのメ
モリアクセス切替制御を行うことＫより、圧縮伸長処理
装置での処理データを、記憶装置、あるいは中央−理装
置を通すことなく、直接、出力装置へ転送するととがで
き、中央処理装置の負担低減、及びデータ処理の高速化
を図ることができる。

〔発明の目的」 本発明の目的は、イメージデータなどのデータ処理装置
において、高速なデータ処理ができ処理能力のすぐれた
データ処理装置を提供することにある。

〔発明の概要〕

本発明は、入力装置と記憶装置と出力装置とこれらの装
置の中継制御、及び、データの合成削除などの加工処理
を行う中央処理装置と圧縮伸長処理装置とを備えたデー
タ処理装置で、圧縮伸長処理装置にはマイクロプロセッ
サ、共有メモリ、メインバスに接続切替可能なローカル
メモリ、及び記憶装置とローカルメモリとのメそリアク
セスの切替制御を行うメモリアクセス切替制御回路をも
ち、中央処理装置と圧縮伸長処理装置は、共有メモリを
介してデータの受は渡しをすることのほかに、記憶装置
とローカルメモリとのメモリアクセスの切替制御を行う
ことにより、中央処理装置のＤＭＡ制御で、圧縮伸長処
理装置で処理されたデータを直接、圧縮伸長処理装置の
ローカルメモリから出力装置に転送し、高速にデータ処
理を行うことができるようにしたものである。

〔発明の実施例〕

以下１本発明の一実施例を図面を用いて詳細に説明する
。

第１図は本発明によるデータ処理装置のブロック図であ
る。

第１図において中央処理装置１はメインバス６を介して
記憶装置２．入力装置５．出力装置４、及び、圧縮伸長
処理装置５に接続されている。

圧縮伸長処理装置５内では、マイクロプロセッサ１３が
ローカルバス１８を介して共有メモリ１１、ローカルメ
モリ１２．及び圧縮伸長回路１４に接続されている。ま
た、メインバス６とはインタフェース制御回路１５を通
して共有メモリ１１０−カルメモリ１２．及び入出力命
令制御回路１６に接続され、入出力命令制御回路１６か
らメモリ切替出力命令がデコードされたときに出力され
るメモリ切替信号１０がメモリアクセス切替制御口ｗ；
１７に入力され、データ線の２ビツト７をツリツブフロ
ップ（Ｆ／Ｆ）でラッチする。ここでは、メモリ切替出
力命令においてデータ線の２ビツトが１のときローカル
メモリ１２を選択し１．０のときはローカルメモリ１２
を選択しないと定義する。さらに７リツプフロツプ（Ｆ
／Ｆ）の出力信号２０は、インタフェース制御回路１５
全通してメインバス６からのＤＭＡ制御信号８とＡＮＤ
をとられ、ローカルメモリセレクト信号１９として、ロ
ーカルメモリ１２を接続されるとともに、ローカルメモ
リセレクト信号１９は、記憶装置２に対してメモリイン
ヒビット信号９としてインタフェース制御回路１５を介
してメインバス６上に接続され、記憶装置２のメモリイ
ンヒビット制御を行う。

第２図は本発明によるデータ処理装置の動作を示すタイ
ムチャートである。

次に本実施例のデータ処理装置について動作を説明する
。

入力装置３からのデータを圧縮伸長処理装置５で圧縮あ
るいは伸長処理を行い出力装置４に出力する一連のデー
タ処理において中央処理装置１は圧縮伸長処理装置５の
共有メモリ１１を介してコマンド情報、及び圧縮あるい
は伸長処理の対象となるデータを圧縮伸長処理装置５に
渡しまた、圧縮伸長処理装置５は、中央処理装置１から
のコマンド情報に従って圧縮あるいは伸長処理を行った
データ及びステータス情報を共有メモリ１１を介して中
央処理装置に渡し、このようにして互いに共有メモリ１
１を介すことによレデータ処理を行うことのほかに、中
央処理装置１がデータの２°ビツトを１にしてメモリ切
替出力命令を発行することにより、圧縮伸長処理装置５
が共有メモリ１１を介して中央処理装置１からのコマン
ド情報に従かいデータ処理を行い処理後のデータをロー
カルメモリ１２に格納したあと、出力装置４からのＤＭ
Ａ起動による中央処理装置のＤＭＡ制御により圧縮伸長
処理装置５のローカルメモリセレクト信号１９が１とな
りローカルメモリ１２をアクセスして中央処理装置１を
介すことなく直接、ローカルメそり１２のデータを出力
装置４に転送する。つまり、中央処理装置１が介在して
処理後のデータを中央処理装置１が圧縮伸長処理装置５
から一旦受取った後、出力装置４へ出力するということ
なく、圧縮伸長処理装置５のローカルメモリ１２から直
接出力装置４へ転送する。

また、この時、メモリインヒピット信号９も１となり、
インタフェース制御回路１５を介してメインバス６上に
出力され、記憶装置２のメモリアクセスを禁止する。す
なわち、ローカルメモリ１２がメインバス６に接続され
、ローカルメモリ１２と出力装置４との間でデータ転送
が行われ、圧縮伸長処理装置５で処理されたデータを直
接、出力装置に転送することができる。データ転送後、
圧縮伸長処理装置５は共有メそす１１を介して、ステー
タス情報を中央処理装置１へ渡し、中央処理装置１けそ
れＫよりデータ処理の終了を知る。

上記では、メモリ切替出力命令のデータ２ビツトが１の
ときローカルメモリ１２を選択するとしたが、ハード論
理を逆にすれば０のときローカルメモリ１２を選択する
ようにすることもできまた、データの２ビツトでなく２
°ビツトをメモリ切替命令での対象ピットとすることも
できる。

〔発明の効果〕

本発明では、中央処理装置のＤＭＡ制御により圧縮伸長
処理装置にメインバスに接続切替可能なローカルメモリ
を設け、記憶装置とローカルメモリとのメモリアクセス
切替制御を行うことＫより、圧縮伸長処理装置での処理
データを記憶装置、あるいは中央処理装置を通すことな
く直接、圧縮伸長処理装置内ローカルメモリから出力装
置へ転送することができ、中央処理装置の負担低減、及
びデータ処理の高速化を図ることができるといった効果
がある。

【図面の簡単な説明】

第１図は１本発明の一実施例であるデータ処理装置のブ
ロック図、第２図は、本発明の一実施例であるデータ処
理装置の動作を示すタイムチャドである。 １・・・中央処理装置　　　　２・・・記憶装置３・・
・入力装置　　　　　　４・・・出力装置５・・・圧縮
伸長処理袋＃　　６・・・メインバス９・・・メモリイ
ンヒビット信号 １１・・・共有メモリ １２・・・ローカルメモリ １３・・・マイクロプロセッサ １４・・・圧縮伸長回路 １５・・・インタフェース制御回路 １６・・・入出力命令制御回路。 第１図

Claims (1)

【特許請求の範囲】
1. １、データを入力する入力装置と、データを記憶する記
   憶装置と、印刷、表示などを行う出力装置と、上記入力
   装置、記憶装置、出力装置の中継制御、及び、データの
   合成、削除等の加工処理を行う中央処理装置と、データ
   の圧縮伸長処理を行う圧縮伸長処理装置とからなり、該
   圧縮伸長処理装置にマイクロプロセッサ、該マイクロプ
   ロセッサと前記中央処理装置とで共有する共有メモリ、
   中央処理装置のＤＭＡ制御により該圧縮伸長処理装置で
   の処理データを直接、出力装置へ転送できるようメイン
   バスに接続切替可能なローカルメモリ、及び前記ローカ
   ルメモリ接続切替制御を行うメモリアクセス切替制御回
   路を設けたことを特徴とするデータ処理装置。