JPH05100817A - データ変換機能付メモリ回路 - Google Patents
データ変換機能付メモリ回路Info
- Publication number
- JPH05100817A JPH05100817A JP25903091A JP25903091A JPH05100817A JP H05100817 A JPH05100817 A JP H05100817A JP 25903091 A JP25903091 A JP 25903091A JP 25903091 A JP25903091 A JP 25903091A JP H05100817 A JPH05100817 A JP H05100817A
- Authority
- JP
- Japan
- Prior art keywords
- data
- software
- signal
- conversion
- rom
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】ソフトウェア側とハードウェア側との双方向デ
ータ通信におけるデータ変換をＲＯＭを用いて行いこの
変換処理の迅速化を図る。 【構成】ソフトウェア側１からの制御データ信号１０１
をデータ変換するＲＯＭ２と変換データ１０２をＤＰＲ
ＡＭ４へ出力制御するバッファ３と、バッファ３よりの
変換データ１０２およびハードウェア側７からの変換デ
ータ１０３を一時記憶しそれぞれハードウェア側７およ
びＲＯＭ６へ出力するＤＰＲＡＭ４と、ＤＰＲＡＭ４か
らの変換データ１０２を入力し制御データ信号１０１に
変換するＲＯＭ６と、ＲＯＭ６の出力する制御データ信
号をソフトウェア側１へ出力制御するバッファ５とから
構成され、ソフトウェア側１とハードウェア側７との間
で双方向信号の信号変換とメモリの機能を果している。
ータ通信におけるデータ変換をＲＯＭを用いて行いこの
変換処理の迅速化を図る。 【構成】ソフトウェア側１からの制御データ信号１０１
をデータ変換するＲＯＭ２と変換データ１０２をＤＰＲ
ＡＭ４へ出力制御するバッファ３と、バッファ３よりの
変換データ１０２およびハードウェア側７からの変換デ
ータ１０３を一時記憶しそれぞれハードウェア側７およ
びＲＯＭ６へ出力するＤＰＲＡＭ４と、ＤＰＲＡＭ４か
らの変換データ１０２を入力し制御データ信号１０１に
変換するＲＯＭ６と、ＲＯＭ６の出力する制御データ信
号をソフトウェア側１へ出力制御するバッファ５とから
構成され、ソフトウェア側１とハードウェア側７との間
で双方向信号の信号変換とメモリの機能を果している。
Description
【０００１】
【産業上の利用分野】本発明は、データ変換機能付メモ
リ回路に関し、特にデジタル通信、データ伝送等の分野
でソフトウェアとハードウェアとのインタフェースにお
ける監視・制御機能のデータ変換に使用されるデータ変
換機能付メモリ回路に関する。
リ回路に関し、特にデジタル通信、データ伝送等の分野
でソフトウェアとハードウェアとのインタフェースにお
ける監視・制御機能のデータ変換に使用されるデータ変
換機能付メモリ回路に関する。
【０００２】
【従来の技術】従来、この種の回路が行うデータ変換は
ソフトウェアにて行っていた。即ち、ソフトウェアとハ
ードウェアとの双方向データ通信において、複雑なデー
タ変換が必要となる場合には、ソフトウェアによって必
要な変換を施した後に、デュアルポートＲＡＭ（以下Ｄ
ＰＲＡＭと称する）へ制御データとして送信し、ハード
ウェアにおける制御終了後、ＤＰＲＡＭが受信した制御
データをソフトウェアによって再変換していた。
ソフトウェアにて行っていた。即ち、ソフトウェアとハ
ードウェアとの双方向データ通信において、複雑なデー
タ変換が必要となる場合には、ソフトウェアによって必
要な変換を施した後に、デュアルポートＲＡＭ（以下Ｄ
ＰＲＡＭと称する）へ制御データとして送信し、ハード
ウェアにおける制御終了後、ＤＰＲＡＭが受信した制御
データをソフトウェアによって再変換していた。
【０００３】
【発明が解決しようとする課題】このように従来例にお
いては、すべてのデータ変換をソフトウェアで行ってお
り、ソフトウェアは複雑な変換則による計算を行うので
処理時間が長くかかるので、ハードウェアを含めた制御
システム全体の制御処理速度が遅くなるという問題があ
った。
いては、すべてのデータ変換をソフトウェアで行ってお
り、ソフトウェアは複雑な変換則による計算を行うので
処理時間が長くかかるので、ハードウェアを含めた制御
システム全体の制御処理速度が遅くなるという問題があ
った。
【０００４】
【課題を解決するための手段】本発明のデータ変換機能
付メモリ回路は、ソフトウェア側からの第１の制御デー
タ信号をアドレスポートに入力しデータ出力ポートから
第１の変換データ信号を出力する第１のＲＯＭと、前記
第１の変換データ信号をＡ側ポートに入力し記憶してハ
ードウェア側からの呼出信号により前記ハードウェア側
に前記第１の変換データ信号をＢ側ポートから出力し、
かつ前記ハードウェア側からの第２の変換データ信号を
前記Ｂ側ポートに入力し記憶して前記ソフトウェア側か
らの呼出し信号により前記第２のデータ信号を前記Ａ側
ポートから出力するデュアルポートを有するＲＡＭと、
前記Ａ側ポートから出力する第２の変換データ信号をア
ドレスポートに入力しデータ出力ポートから第２の制御
データ信号をソフトウェア側に出力する第２のＲＯＭと
を備えている。
付メモリ回路は、ソフトウェア側からの第１の制御デー
タ信号をアドレスポートに入力しデータ出力ポートから
第１の変換データ信号を出力する第１のＲＯＭと、前記
第１の変換データ信号をＡ側ポートに入力し記憶してハ
ードウェア側からの呼出信号により前記ハードウェア側
に前記第１の変換データ信号をＢ側ポートから出力し、
かつ前記ハードウェア側からの第２の変換データ信号を
前記Ｂ側ポートに入力し記憶して前記ソフトウェア側か
らの呼出し信号により前記第２のデータ信号を前記Ａ側
ポートから出力するデュアルポートを有するＲＡＭと、
前記Ａ側ポートから出力する第２の変換データ信号をア
ドレスポートに入力しデータ出力ポートから第２の制御
データ信号をソフトウェア側に出力する第２のＲＯＭと
を備えている。
【０００５】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。図１は、本実施例の回路構成を示すブロ
ック図である。ソフトウェア側１とハードウェア側９と
の間に本発明のデータ変換機能付メモリ回路８は配置さ
れ、双方向データ通信におけるデータ変換メモリとメモ
リの機能を果している。複雑なデータ変換が必要となる
場合、ソフトウェア側１はデータの変換をすることなし
に、あるいは簡単な変換だけを施し、制御データ信号１
０１としてＲＯＭ２のアドレス側へ送信し、ＲＯＭ２が
複雑なデータ変換を瞬時に行う。このとき、ソフトウェ
ア側１から与えられるライト信号１０４により制御され
るバッファ３が、ＲＯＭ２から出力される変換データ１
０２をＤＰＲＡＭ４のＡ側ポートへ送信する。ＤＰＲＡ
Ｍ４には、ソフトウェア側１から与えられ１ライト信号
１０４とアドレス信号１０６とにより、Ａ側ポートの変
換データ１０２が書き込まれる。
して説明する。図１は、本実施例の回路構成を示すブロ
ック図である。ソフトウェア側１とハードウェア側９と
の間に本発明のデータ変換機能付メモリ回路８は配置さ
れ、双方向データ通信におけるデータ変換メモリとメモ
リの機能を果している。複雑なデータ変換が必要となる
場合、ソフトウェア側１はデータの変換をすることなし
に、あるいは簡単な変換だけを施し、制御データ信号１
０１としてＲＯＭ２のアドレス側へ送信し、ＲＯＭ２が
複雑なデータ変換を瞬時に行う。このとき、ソフトウェ
ア側１から与えられるライト信号１０４により制御され
るバッファ３が、ＲＯＭ２から出力される変換データ１
０２をＤＰＲＡＭ４のＡ側ポートへ送信する。ＤＰＲＡ
Ｍ４には、ソフトウェア側１から与えられ１ライト信号
１０４とアドレス信号１０６とにより、Ａ側ポートの変
換データ１０２が書き込まれる。
【０００６】ＤＰＲＡＭ４とハードウェア側７との間で
は、Ｂ側ポートの変換データ１０３とライト信号１０７
とリード信号１０８とアドレス信号１０９とにより、制
御に関する双方向データ通信を行なう。その後、リード
信号１０５とアドレス信号１０６により、ハードウェア
側７から受信した変換データ１０３を、変換データ１０
２としてＤＰＲＡＭ４のＡ側ポートから読み出し、ＲＯ
Ｍ６のアドレス側へ与える。ＲＯＭ６は、複雑なデータ
変換を瞬時に行い、その出力信号は、リード信号１０５
により制御されるバッファ５を通過し、制御データ信号
１０１としてソフトウェア側１へ与えることにより、ソ
フトウェアとハードウェアとの双方向データ通信を終了
する。
は、Ｂ側ポートの変換データ１０３とライト信号１０７
とリード信号１０８とアドレス信号１０９とにより、制
御に関する双方向データ通信を行なう。その後、リード
信号１０５とアドレス信号１０６により、ハードウェア
側７から受信した変換データ１０３を、変換データ１０
２としてＤＰＲＡＭ４のＡ側ポートから読み出し、ＲＯ
Ｍ６のアドレス側へ与える。ＲＯＭ６は、複雑なデータ
変換を瞬時に行い、その出力信号は、リード信号１０５
により制御されるバッファ５を通過し、制御データ信号
１０１としてソフトウェア側１へ与えることにより、ソ
フトウェアとハードウェアとの双方向データ通信を終了
する。
【０００７】
【発明の効果】以上説明したように、本発明のデータ変
換機能付メモリ回路は、ソフトウェアとハードウェアと
の双方向データ通信において、複雑なデータ変換が必要
となる場合に、従来の双方向データ通信に使用されてい
たＤＰＲＡＭによるデータ通信の経路上にＲＯＭを挿入
し、複雑なデータ変換をＲＯＭで行っているので、ソフ
トウェアによるデータ変換の負担が軽減される。このた
めに、システム全体の制御処理速度がきわめて速くなる
という効果がある。
換機能付メモリ回路は、ソフトウェアとハードウェアと
の双方向データ通信において、複雑なデータ変換が必要
となる場合に、従来の双方向データ通信に使用されてい
たＤＰＲＡＭによるデータ通信の経路上にＲＯＭを挿入
し、複雑なデータ変換をＲＯＭで行っているので、ソフ
トウェアによるデータ変換の負担が軽減される。このた
めに、システム全体の制御処理速度がきわめて速くなる
という効果がある。
【図１】一実施例の回路構成を示すブロック図である。
１ ソフトウェア側 ２，６ ＲＯＭ ３，５ バッファ ４ ＤＰＲＡＭ ７ ハードウェア側
Claims (1)
- 【請求項１】 ソフトウェア側からの第１の制御データ
信号をアドレスポートに入力しデータ出力ポートから第
１の変換データ信号を出力する第１のＲＯＭと、 前記第１の変換データ信号をＡ側ポートに入力し記憶し
てハードウェア側からの呼出信号により前記ハードウェ
ア側に前記第１の変換データ信号をＢ側ポートから出力
し、かつ前記ハードウェア側からの第２の変換データ信
号を前記Ｂ側ポートに入力し記憶して前記ソフトウェア
側からの呼出し信号により前記第２の変換データ信号を
前記Ａ側ポートから出力するデュアルポートを有するＲ
ＡＭと、 前記Ａ側ポートから出力する第２の変換データ信号をア
ドレスポートに入力しデータ出力ポートから第２の制御
データ信号をソフトウェア側に出力する第２のＲＯＭと
を備えることを特徴とするデータ変換機能付メモリ回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25903091A JPH05100817A (ja) | 1991-10-07 | 1991-10-07 | データ変換機能付メモリ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25903091A JPH05100817A (ja) | 1991-10-07 | 1991-10-07 | データ変換機能付メモリ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05100817A true JPH05100817A (ja) | 1993-04-23 |
Family
ID=17328366
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25903091A Pending JPH05100817A (ja) | 1991-10-07 | 1991-10-07 | データ変換機能付メモリ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05100817A (ja) |
-
1991
- 1991-10-07 JP JP25903091A patent/JPH05100817A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05100817A (ja) | データ変換機能付メモリ回路 | |
| JPH0746991Y2 (ja) | 通信コントローラ | |
| JPH04143846A (ja) | インターフェイス変換回路 | |
| JPH04258084A (ja) | 符号則変換装置 | |
| JPS61130996A (ja) | ビデオ入出力装置 | |
| JP2819661B2 (ja) | 離散コサイン変換・スカラ量子化変換回路 | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JPS63246952A (ja) | 端末入出力処理システム | |
| JP3146862B2 (ja) | 単方向ループ型伝送回路 | |
| JP2588042B2 (ja) | データ処理回路 | |
| JPS5864529A (ja) | 計算機システムの入出力制御装置 | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| JP2584915B2 (ja) | 接続回路 | |
| JPS63263857A (ja) | デ−タ入出力装置 | |
| JPS60262257A (ja) | 入出力制御装置 | |
| JPH07250102A (ja) | データ伝送回路 | |
| JPS6384399A (ja) | ボタン電話装置 | |
| JPH03283932A (ja) | フレーム位相変換方式 | |
| JPS6240514A (ja) | 双方向バツフア回路 | |
| JPH05233829A (ja) | 動作可変形変換器 | |
| JPH04240927A (ja) | Ｔｄｍａ受信データの処理方式 | |
| JPH027177A (ja) | 画像メモリ回路方式 | |
| JPS6312057A (ja) | バス制御方式 | |
| JPH05216599A (ja) | 情報処理システムの出力装置およびスプーリング方法 | |
| JPS5926055B2 (ja) | デ−タ処理方式 |