JP2663487B2 - デジタル通信装置 - Google Patents
デジタル通信装置Info
- Publication number
- JP2663487B2 JP2663487B2 JP5976788A JP5976788A JP2663487B2 JP 2663487 B2 JP2663487 B2 JP 2663487B2 JP 5976788 A JP5976788 A JP 5976788A JP 5976788 A JP5976788 A JP 5976788A JP 2663487 B2 JP2663487 B2 JP 2663487B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- digital
- subunit
- circuit
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メインユニットに接続されたサブユニット
でメインユニットのデータの一部に処理を加えるデジタ
ル通信装置に関する。
でメインユニットのデータの一部に処理を加えるデジタ
ル通信装置に関する。
本発明は、デジタル通信装置のメインユニットとサブ
ユニットとの切替手段において、 切替時間より長い時間の遅延をメインユニットおよび
サブユニットを経由するデジタルデータに与えることに
より、 デジタルデータ伝送中にサブユニットを抜いてもデジ
タルデータに瞬断が生じないようにすることができるよ
うにしたものである。
ユニットとの切替手段において、 切替時間より長い時間の遅延をメインユニットおよび
サブユニットを経由するデジタルデータに与えることに
より、 デジタルデータ伝送中にサブユニットを抜いてもデジ
タルデータに瞬断が生じないようにすることができるよ
うにしたものである。
第２図に従来のデジタルデータ切替回路の一例を示
す。サブユニット２が接続されているときは、デジタル
入力データａはサブユニット２のデータ処理回路21で部
分的にデータ処理され、データ切替回路11を経てデジタ
ル出力データｂになる。サブユニット２を抜くと、抜け
検出回路12は切替信号ｄを送出してデータ切替回路11を
切替える。デジタル入力データａはサブユニット２を経
由することなく、そのままデジタル出力データｂにな
る。
す。サブユニット２が接続されているときは、デジタル
入力データａはサブユニット２のデータ処理回路21で部
分的にデータ処理され、データ切替回路11を経てデジタ
ル出力データｂになる。サブユニット２を抜くと、抜け
検出回路12は切替信号ｄを送出してデータ切替回路11を
切替える。デジタル入力データａはサブユニット２を経
由することなく、そのままデジタル出力データｂにな
る。
このような従来例では、サブユニット２が抜けてから
データ切替回路11が切替わるまでの時間にわたりデジタ
ル出力データｂが瞬断する欠点があった。抜け検出回路
12を工夫してサブユニット２の抜け検出時間をできる限
り短くしても完全に無くすることはできないので、サブ
ユニット２を抜く前にあらかじめデータ切替回路11を手
動で操作せざるを得なかった。
データ切替回路11が切替わるまでの時間にわたりデジタ
ル出力データｂが瞬断する欠点があった。抜け検出回路
12を工夫してサブユニット２の抜け検出時間をできる限
り短くしても完全に無くすることはできないので、サブ
ユニット２を抜く前にあらかじめデータ切替回路11を手
動で操作せざるを得なかった。
本発明はこのような欠点を除去するもので、自動的に
出力データの瞬断を防止することができるデジタル通信
装置を提供することを目的とする。
出力データの瞬断を防止することができるデジタル通信
装置を提供することを目的とする。
本発明は、デジタルデータが経由するメインユニット
と、このメインユニットを経由するデジタルデータの一
部をデータ処理するサブユニットと、上記メインユニッ
トを経由するデジタルデータまたは上記サブユニットを
経由するデジタルデータのいずれか一方を選択して出力
する切替手段と、上記サブユニットでのデータ処理中止
時にこの切替手段に切替指令を与える抜け検出回路とを
備えたデジタル通信装置において、上記サブユニットを
経由するデジタルデータを遅延させるビットシフト回路
と、上記メインユニットを経由するデジタルデータの位
相を上記サブユニットおよび上記ビットシフト回路を経
由するデジタルデータの位相に一致させる位相調整回路
とを備えたことを特徴とする。
と、このメインユニットを経由するデジタルデータの一
部をデータ処理するサブユニットと、上記メインユニッ
トを経由するデジタルデータまたは上記サブユニットを
経由するデジタルデータのいずれか一方を選択して出力
する切替手段と、上記サブユニットでのデータ処理中止
時にこの切替手段に切替指令を与える抜け検出回路とを
備えたデジタル通信装置において、上記サブユニットを
経由するデジタルデータを遅延させるビットシフト回路
と、上記メインユニットを経由するデジタルデータの位
相を上記サブユニットおよび上記ビットシフト回路を経
由するデジタルデータの位相に一致させる位相調整回路
とを備えたことを特徴とする。
サブユニットが抜けてから切替手段が切替わるまでの
時間にわたりビットシフト回路には不定データが入力さ
れるが、この不定データがビットシフト回路を通過する
前に切替手段の切替を完了する。また、位相調整回路
は、サブユニットおよびビットシフト回路を経由してい
た場合と同等のビットシフトをデジタルデータに与えて
位相を合せる。これにより、デジタルデータ伝送中にサ
ブユニットを抜いてもデジタルデータに瞬断が生じな
い。
時間にわたりビットシフト回路には不定データが入力さ
れるが、この不定データがビットシフト回路を通過する
前に切替手段の切替を完了する。また、位相調整回路
は、サブユニットおよびビットシフト回路を経由してい
た場合と同等のビットシフトをデジタルデータに与えて
位相を合せる。これにより、デジタルデータ伝送中にサ
ブユニットを抜いてもデジタルデータに瞬断が生じな
い。
以下、本発明の一実施例を図面を参照して説明する。
第１図は本発明の一実施例の構成を示すブロック構成図
である。
第１図は本発明の一実施例の構成を示すブロック構成図
である。
この実施例は、第１図に示すように、デジタルデータ
が経由するメインユニット１と、このメインユニットを
経由するデジタルデータの一部をデータ処理するサブユ
ニット２と、メインユニット１を経由するデジタルデー
タまたはサブユニット２を経由するデジタルデータのい
ずれか一方を選択して出力する切替手段であるデータ切
替回路11と、サブユニット２でのデータ処理中止時にこ
の切替手段に切替指令を与える抜け検出回路12と、サブ
ユニット２を経由するデジタルデータを遅延させるビッ
トシフト回路14と、メインユニット１を経由するデジタ
ルデータの位相をサブユニット２およびビットシフト回
路14を経由するデジタルデータの位相に一致させる位相
調整回路13とを備える。
が経由するメインユニット１と、このメインユニットを
経由するデジタルデータの一部をデータ処理するサブユ
ニット２と、メインユニット１を経由するデジタルデー
タまたはサブユニット２を経由するデジタルデータのい
ずれか一方を選択して出力する切替手段であるデータ切
替回路11と、サブユニット２でのデータ処理中止時にこ
の切替手段に切替指令を与える抜け検出回路12と、サブ
ユニット２を経由するデジタルデータを遅延させるビッ
トシフト回路14と、メインユニット１を経由するデジタ
ルデータの位相をサブユニット２およびビットシフト回
路14を経由するデジタルデータの位相に一致させる位相
調整回路13とを備える。
次に、この実施例の動作を第１図に基づき説明する。
サブユニット２が接続されているときは、デジタル入力
データａはサブユニット２のデータ処理回路21で部分的
にデータ処理され、ビットシフト回路14およびデータ切
替回路11を経てデジタル出力データｂになる。サブユニ
ット２を抜くと、抜け検出回路12は切替信号ｄを送出し
てデータ切替回路11を切替える。デジタル入力データａ
はサブユニット２を経由せず、位相調整回路13を経由し
てデジタル出力データｂになる。位相調整回路13は、サ
ブユニット２およびビットシフト回路14を経由していた
場合と同等のビットシフトを与えて位相を合せる。この
ときに、サブユニット２が抜けてからデータ切替回路11
が切替わるまでの時間にわたりビットシフト回路14には
不定データが入力されるが、その不定データがビットシ
フト回路14を通過する前にデータ切替回路11の切替えを
完了し、これにより、デジタル出力データｂに不定デー
タが現れない。
サブユニット２が接続されているときは、デジタル入力
データａはサブユニット２のデータ処理回路21で部分的
にデータ処理され、ビットシフト回路14およびデータ切
替回路11を経てデジタル出力データｂになる。サブユニ
ット２を抜くと、抜け検出回路12は切替信号ｄを送出し
てデータ切替回路11を切替える。デジタル入力データａ
はサブユニット２を経由せず、位相調整回路13を経由し
てデジタル出力データｂになる。位相調整回路13は、サ
ブユニット２およびビットシフト回路14を経由していた
場合と同等のビットシフトを与えて位相を合せる。この
ときに、サブユニット２が抜けてからデータ切替回路11
が切替わるまでの時間にわたりビットシフト回路14には
不定データが入力されるが、その不定データがビットシ
フト回路14を通過する前にデータ切替回路11の切替えを
完了し、これにより、デジタル出力データｂに不定デー
タが現れない。
本発明は、以上説明したように、デジタル通信装置に
簡単なビットシフト手段を付加することにより致命的な
欠点であるデータ瞬断の発生を防止することができる効
果がある。
簡単なビットシフト手段を付加することにより致命的な
欠点であるデータ瞬断の発生を防止することができる効
果がある。
第１図は本発明実施例の構成を示すブロック構成図。 第２図は従来例の構成を示すブロック構成図。 １……メインユニット、２……サブユニット、11……デ
ータ切替回路、12……抜け検出回路、13……位相調整回
路、14……ビットシフト回路、21……データ処理回路、
ａ……デジタル入力データ、ｂ……デジタル出力デー
タ、ｃ……サブユニット存在情報、ｄ……切替信号。
ータ切替回路、12……抜け検出回路、13……位相調整回
路、14……ビットシフト回路、21……データ処理回路、
ａ……デジタル入力データ、ｂ……デジタル出力デー
タ、ｃ……サブユニット存在情報、ｄ……切替信号。
Claims (1)
- 【請求項１】デジタルデータが経由するメインユニット
と、 このメインユニットを経由するデジタルデータの一部を
データ処理するサブユニットと、 上記メインユニットを経由するデジタルデータまたは上
記サブユニットを経由するデジタルデータのいずれか一
方を選択して出力する切替手段と、 上記サブユニットでのデータ処理中止時にこの切替手段
に切替指令を与える抜け検出回路と を備えたデジタル通信装置において、 上記サブユニットを経由するデジタルデータを遅延させ
るビットシフト回路（14）と、 上記メインユニットを経由するデジタルデータの位相を
上記サブユニットおよび上記ビットシフト回路を経由す
るデジタルデータの位相に一致させる位相調整回路（1
3）と を備えたことを特徴とするデジタル通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5976788A JP2663487B2 (ja) | 1988-03-14 | 1988-03-14 | デジタル通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5976788A JP2663487B2 (ja) | 1988-03-14 | 1988-03-14 | デジタル通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01232847A JPH01232847A (ja) | 1989-09-18 |
| JP2663487B2 true JP2663487B2 (ja) | 1997-10-15 |
Family
ID=13122764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5976788A Expired - Lifetime JP2663487B2 (ja) | 1988-03-14 | 1988-03-14 | デジタル通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2663487B2 (ja) |
-
1988
- 1988-03-14 JP JP5976788A patent/JP2663487B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01232847A (ja) | 1989-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0535668A (ja) | 信号処理装置 | |
| JP2663487B2 (ja) | デジタル通信装置 | |
| JPH01256212A (ja) | 双方向バッファ回路 | |
| JPS615654A (ja) | デイジタル回線終端置の初期設定方式 | |
| JPH0783353B2 (ja) | クロック切換回路 | |
| JPH02148931A (ja) | 自動データ通信方式 | |
| JP3232354B2 (ja) | 中継線装置 | |
| JP3160927B2 (ja) | ループ試験回路 | |
| JPH02272917A (ja) | 受信回路切替方式 | |
| JPH02224531A (ja) | 伝送路切り替え方式 | |
| JP2671829B2 (ja) | クロック切替回路 | |
| JP2643578B2 (ja) | 自己診断回路 | |
| JPS6288485A (ja) | 映像切替装置 | |
| JPH01185050A (ja) | 信号処理回路 | |
| JPH05244135A (ja) | クロック切替回路 | |
| JPH05197662A (ja) | 情報処理装置 | |
| JPS58101540A (ja) | バイパス制御方式 | |
| JPH01185048A (ja) | 信号処理回路 | |
| JPH05153073A (ja) | 多重化回路 | |
| JPH02272667A (ja) | 入出力信号処理方式 | |
| JPH0549141B2 (ja) | ||
| JPH0548580A (ja) | 回線制御部の二重化方式 | |
| JPH0528101A (ja) | バス通信方式 | |
| JPS59139423A (ja) | 汎用インタフエ−ス装置 | |
| JPH06350577A (ja) | 位相制御装置 |