JPH0549141B2 - - Google Patents
Info
- Publication number
- JPH0549141B2 JPH0549141B2 JP26516186A JP26516186A JPH0549141B2 JP H0549141 B2 JPH0549141 B2 JP H0549141B2 JP 26516186 A JP26516186 A JP 26516186A JP 26516186 A JP26516186 A JP 26516186A JP H0549141 B2 JPH0549141 B2 JP H0549141B2
- Authority
- JP
- Japan
- Prior art keywords
- bypass
- circuit
- control circuit
- node
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 41
- 238000012546 transfer Methods 0.000 claims description 15
- 238000004891 communication Methods 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 3
- 238000012423 maintenance Methods 0.000 claims 1
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のノードがリング状伝送路に直列
に接続され、送信権を意味するトークンにより各
ノード間で通信が行なわれるトークンパシングシ
ステムに関し、特にノードのバイパス制御回路に
関する。
に接続され、送信権を意味するトークンにより各
ノード間で通信が行なわれるトークンパシングシ
ステムに関し、特にノードのバイパス制御回路に
関する。
一般に、複数のノードがリング状伝送路に直列
に接続されているトークンパツシングシステムに
おいてはフレーム終端機能が設けられている。こ
れはトークンを補足する際に下流ノードにトーク
ンが伝達されないようにレピータ回路上で消去し
てトークンが複数にならないようにしたり、自ノ
ードが送信したフレームがリング上伝送路を一周
した時点でこのフレーム消去する際に終端指示が
出され終端が実行される。
に接続されているトークンパツシングシステムに
おいてはフレーム終端機能が設けられている。こ
れはトークンを補足する際に下流ノードにトーク
ンが伝達されないようにレピータ回路上で消去し
てトークンが複数にならないようにしたり、自ノ
ードが送信したフレームがリング上伝送路を一周
した時点でこのフレーム消去する際に終端指示が
出され終端が実行される。
従来、この種のバイパス制御回路は、スイツ
チ、リレーあるいは電子回路スイツチ等を有し、
当該ノードがバイパス状態に切替える要因が発生
するとそのノードの受信端子から送信端子へ直通
のパスを設定するためにスイツチあるいはリレー
等で切替を行なつていた。
チ、リレーあるいは電子回路スイツチ等を有し、
当該ノードがバイパス状態に切替える要因が発生
するとそのノードの受信端子から送信端子へ直通
のパスを設定するためにスイツチあるいはリレー
等で切替を行なつていた。
上述した従来のバイパス制御回路は、バイパス
状態に遷移するノードにおいて、受信した転送フ
レームを通過させるレピータ回路上にトークンを
含むフレーム、またはトークンが存在する場合、
あるいは自ノードから、データを送信するために
トークンを捕捉したためリング状の伝送路上にト
ークンが存在しない場合に、バイパス状態へ切替
が行なわれると、トークンまたはフレームが紛失
し、他の通信に影響を与えるという欠点がある。
状態に遷移するノードにおいて、受信した転送フ
レームを通過させるレピータ回路上にトークンを
含むフレーム、またはトークンが存在する場合、
あるいは自ノードから、データを送信するために
トークンを捕捉したためリング状の伝送路上にト
ークンが存在しない場合に、バイパス状態へ切替
が行なわれると、トークンまたはフレームが紛失
し、他の通信に影響を与えるという欠点がある。
本発明のバイパス制御回路は、バイパス指示信
号を検出すると、バイパス制御信号を所定時間だ
け送出し、その後バイパス切替信号を送出するバ
イパス切替制御回路と、前記バイパス制御信号を
検出すると送信要求を全てリセツトし、該ノード
に捕捉しているトークンがある場合は該トークン
を送出し、再びトークンを検出してもトークンを
捕捉しないようにする送信制御回路と、前記バイ
パス制御信号を検出するとフレーム終端指示送出
機能を無効とする受信制御回路と、受信した転送
フレームを遅延させて出力し、あるいは前記受信
制御回路から終端指示により入力したフレームを
フレームの終了まで終端し続けるレピータ回路
と、受信した転送フレームを前記レピータ回路と
同じ遅延時間遅延して転送するバイパス制御回路
と、該バイパス回路からの転送フレームと自ノー
ドからの送信信号とを前記バイパス切替制御回路
からのバイパス切替信号によつて選択してフレー
ム送信回路を介して回線に送信するバイパス切替
スイツチとを有する。
号を検出すると、バイパス制御信号を所定時間だ
け送出し、その後バイパス切替信号を送出するバ
イパス切替制御回路と、前記バイパス制御信号を
検出すると送信要求を全てリセツトし、該ノード
に捕捉しているトークンがある場合は該トークン
を送出し、再びトークンを検出してもトークンを
捕捉しないようにする送信制御回路と、前記バイ
パス制御信号を検出するとフレーム終端指示送出
機能を無効とする受信制御回路と、受信した転送
フレームを遅延させて出力し、あるいは前記受信
制御回路から終端指示により入力したフレームを
フレームの終了まで終端し続けるレピータ回路
と、受信した転送フレームを前記レピータ回路と
同じ遅延時間遅延して転送するバイパス制御回路
と、該バイパス回路からの転送フレームと自ノー
ドからの送信信号とを前記バイパス切替制御回路
からのバイパス切替信号によつて選択してフレー
ム送信回路を介して回線に送信するバイパス切替
スイツチとを有する。
このようにバイパス切替制御回路がバイパス指
示信号により所定時間バイパス制御信号を送出す
る間に送信要求をリセツトして該ノード内にトー
クンがあればトークンを送出し、再びトークンを
検出してもトークンを捕捉しないようにし、レピ
ータ回路の出力信号とバイパス回路の出力信号が
一致するようにレピータ回路の終端機能を無効と
し、しかる後、バイパス切替信号によりバイパス
回路に切替ることにより通常動作状態からバイパ
ス状態への遷移におけるトークンおよびフレーム
の紛失が防止される。
示信号により所定時間バイパス制御信号を送出す
る間に送信要求をリセツトして該ノード内にトー
クンがあればトークンを送出し、再びトークンを
検出してもトークンを捕捉しないようにし、レピ
ータ回路の出力信号とバイパス回路の出力信号が
一致するようにレピータ回路の終端機能を無効と
し、しかる後、バイパス切替信号によりバイパス
回路に切替ることにより通常動作状態からバイパ
ス状態への遷移におけるトークンおよびフレーム
の紛失が防止される。
次に、本発明の実施例について図面を参照して
説明する。
説明する。
第１図は本発明のバイパス制御回路の一実施例
のブロツク図である。上位インターフエース回路
１１は上位処理装置との間で送受信データの転送
を制御する回路であり、リンク制御回路１０は、
送信権（トークン）制御と他ノードと通信するた
めの伝送手順制御を行ない、上位インターフエー
ス回路１１と受信制御回路４と送信制御回路５と
インターフエースを持つている。受信制御回路４
は、フレーム受信回路８から受信データRDを受
けるとフレームの解析を行ないフレーム種別によ
つてリンク制御回路１０に対してデータの転送あ
るいは受信フレーム情報の提供を行なう。送信制
御回路５はリンク制御回路１０から送信データま
たは送信フレーム要求を受取り送信切替スイツチ
７に対して送信データを転送する。レピータ回路
３はフレーム受信回路８から受取つた受信データ
RDを遅延させ送信切替スイツチ７に対し転送す
る機能と受信制御回路４からの終端指示によりレ
ピータ回路３内に存在するフレームをそのフレー
ムの終了まで終端し続ける機能を持つ。送信切替
スイツチ７はレピータ回路３と送信制御回路５か
らの送信データを選択しバイパス切替スイツチ６
に対して転送する。バイパス回路１はフレーム受
信回路８からの受信データRDをレピータ回路３
と同じ遅延時間でバイパス切替スイツチ６に対し
て転送する。バイパス切替制御回路２は、バイパ
ス指示信号BPSを受けると、バイパス制御信号
BCTLをバイパス回路１およびレピータ回路３に
対し一定時間オンとし、バイパス制御信号BCTL
をオフとした後バイパス切替信号BSELをオンと
して、バイパス切替スイツチ６に対し切替を指示
する。バイパス切替スイツチ６はバイパス回路１
と送信切替スイツチ７からの送信データをバイパ
ス切替信号BSELによつて選択し、フレーム送信
回路９経由で回線に対しフレームを送出する。
のブロツク図である。上位インターフエース回路
１１は上位処理装置との間で送受信データの転送
を制御する回路であり、リンク制御回路１０は、
送信権（トークン）制御と他ノードと通信するた
めの伝送手順制御を行ない、上位インターフエー
ス回路１１と受信制御回路４と送信制御回路５と
インターフエースを持つている。受信制御回路４
は、フレーム受信回路８から受信データRDを受
けるとフレームの解析を行ないフレーム種別によ
つてリンク制御回路１０に対してデータの転送あ
るいは受信フレーム情報の提供を行なう。送信制
御回路５はリンク制御回路１０から送信データま
たは送信フレーム要求を受取り送信切替スイツチ
７に対して送信データを転送する。レピータ回路
３はフレーム受信回路８から受取つた受信データ
RDを遅延させ送信切替スイツチ７に対し転送す
る機能と受信制御回路４からの終端指示によりレ
ピータ回路３内に存在するフレームをそのフレー
ムの終了まで終端し続ける機能を持つ。送信切替
スイツチ７はレピータ回路３と送信制御回路５か
らの送信データを選択しバイパス切替スイツチ６
に対して転送する。バイパス回路１はフレーム受
信回路８からの受信データRDをレピータ回路３
と同じ遅延時間でバイパス切替スイツチ６に対し
て転送する。バイパス切替制御回路２は、バイパ
ス指示信号BPSを受けると、バイパス制御信号
BCTLをバイパス回路１およびレピータ回路３に
対し一定時間オンとし、バイパス制御信号BCTL
をオフとした後バイパス切替信号BSELをオンと
して、バイパス切替スイツチ６に対し切替を指示
する。バイパス切替スイツチ６はバイパス回路１
と送信切替スイツチ７からの送信データをバイパ
ス切替信号BSELによつて選択し、フレーム送信
回路９経由で回線に対しフレームを送出する。
次に、通常の状態（非バイパス状態）でバイパ
ス指示信号BPSがオンになつた場合の動作を説
明する。バイパス切替制御回路２はバイパス指示
信号BPSのオンを検出すると、バイパス制御信
号BCTLを一定時間オンとする。送信制御回路５
は、バイパス制御信号BCTLのオンを検出すると
送信要求を全てリセツトすることにより、トーク
ンを保持しているかトークン捕捉動作中であつた
場合トークンを送出する。受信制御回路４はバイ
パス制御信号BCTLのオンを検出すると、レピー
タ回路３に対するフレーム終端指示送出機能を無
効とすることによりレピータ回路３の出力とバイ
パス回路１の出力を一致させる。すなわち、通常
であれば受信制御回路４がレピータ回路３にフレ
ーム終端指示を送出するような状況を検出して
も、このフレーム終端指示を送出しないようにす
る。バイパス切替制御回路２は上記トークン送信
動作が完了しリピータ回路３とバイパス回路１の
出力が一致するまでに最低限必要とされる時間経
過後、バイパス制御信号BCTLをオフとすると共
にバイパス切替信号BSELをオンとする。バイパ
ス切替スイツチ６はバイパス切替信号BSELのオ
ンを検出すると、バイパス回路１からの出力を送
信データTDとしてフレーム送信回路９に転送す
るように切替える。第２図はこの時のタイミング
チヤートを示している。
ス指示信号BPSがオンになつた場合の動作を説
明する。バイパス切替制御回路２はバイパス指示
信号BPSのオンを検出すると、バイパス制御信
号BCTLを一定時間オンとする。送信制御回路５
は、バイパス制御信号BCTLのオンを検出すると
送信要求を全てリセツトすることにより、トーク
ンを保持しているかトークン捕捉動作中であつた
場合トークンを送出する。受信制御回路４はバイ
パス制御信号BCTLのオンを検出すると、レピー
タ回路３に対するフレーム終端指示送出機能を無
効とすることによりレピータ回路３の出力とバイ
パス回路１の出力を一致させる。すなわち、通常
であれば受信制御回路４がレピータ回路３にフレ
ーム終端指示を送出するような状況を検出して
も、このフレーム終端指示を送出しないようにす
る。バイパス切替制御回路２は上記トークン送信
動作が完了しリピータ回路３とバイパス回路１の
出力が一致するまでに最低限必要とされる時間経
過後、バイパス制御信号BCTLをオフとすると共
にバイパス切替信号BSELをオンとする。バイパ
ス切替スイツチ６はバイパス切替信号BSELのオ
ンを検出すると、バイパス回路１からの出力を送
信データTDとしてフレーム送信回路９に転送す
るように切替える。第２図はこの時のタイミング
チヤートを示している。
以上説明したように本発明は、当該ノードに障
害が発生した場合、あるいは該ノードの一部機能
を保守する場合、あるいは該ノードをシステムか
ら切り離す必要性が生じた場合に該ノードをバイ
パス状態に移行させる際に該ノードがトークンを
保持している場合はトークンを送信し、再びトー
クンを検出してもトークンを捕捉しないように該
ノードの送信要求を全てリセツトし、該ノードの
レピータ回路の出力信号とバイパス回路の出力信
号が一致するようにレピータ回路の終端機能を無
効とし、以上の動作が完了するまでバイパス回路
側に切替える動作を保留することにより、トーク
ンの紛失を防止し、トークンパシングシステムの
再立上げや呼損の発生がなくなる等システムの処
理効率を向上するという効果がある。
害が発生した場合、あるいは該ノードの一部機能
を保守する場合、あるいは該ノードをシステムか
ら切り離す必要性が生じた場合に該ノードをバイ
パス状態に移行させる際に該ノードがトークンを
保持している場合はトークンを送信し、再びトー
クンを検出してもトークンを捕捉しないように該
ノードの送信要求を全てリセツトし、該ノードの
レピータ回路の出力信号とバイパス回路の出力信
号が一致するようにレピータ回路の終端機能を無
効とし、以上の動作が完了するまでバイパス回路
側に切替える動作を保留することにより、トーク
ンの紛失を防止し、トークンパシングシステムの
再立上げや呼損の発生がなくなる等システムの処
理効率を向上するという効果がある。
第１図は本発明のバイパス制御回路の一実施例
のブロツク図、第２図は第１図中の制御信号
BPS、BCTL、BSELのタイミングチヤートであ
る。 １……バイパス回路、２……バイパス切替制御
回路、３……レピータ回路、４……受信制御回
路、５……送信制御回路、６……バイパス切替ス
イツチ、７……送信切替スイツチ、８……フレー
ム受信回路、９……フレーム送信回路、１０……
リンク制御回路、１１……上位インターフエース
回路、TD……送信データ、RD……受信データ、
BPS……バイパス指示信号、BCTL……バイパス
制御信号、BSEL……バイパス切替信号。
のブロツク図、第２図は第１図中の制御信号
BPS、BCTL、BSELのタイミングチヤートであ
る。 １……バイパス回路、２……バイパス切替制御
回路、３……レピータ回路、４……受信制御回
路、５……送信制御回路、６……バイパス切替ス
イツチ、７……送信切替スイツチ、８……フレー
ム受信回路、９……フレーム送信回路、１０……
リンク制御回路、１１……上位インターフエース
回路、TD……送信データ、RD……受信データ、
BPS……バイパス指示信号、BCTL……バイパス
制御信号、BSEL……バイパス切替信号。
Claims (1)
- 【特許請求の範囲】 １ 複数のノードがリング状伝送路に直列に接続
され、送信権を意味するトークンにより各ノード
間で通信が行なわれるトークンパシングシステム
において、あるノードに障害が発生したり一部機
能を保守するためなどにより該ノードを前記シス
テムから一時切り離す必要が生じた場合に、該ノ
ードをバイパス状態に設定するバイパス制御回路
であつて、 バイパス指示信号を検出すると、バイパス制御
信号を所定時間だけ送出し、その後バイパス切替
信号を送出するバイパス切替制御回路と、 前記バイパス制御信号を検出すると送信要求を
全てリセツトし、該ノードに捕捉しているトーク
ンがある場合は該トークンを送出し、再びトーク
ンを検出してもトークンを捕捉しないようにする
送信制御回路と、 前記バイパス制御信号を検出するとフレーム終
端指示送出機能を無効とする受信制御回路と、 受信した転送フレームを遅延させて出力し、あ
るいは前記受信制御回路から終端指示により入力
したフレームをフレームの終了まで終端し続ける
レピータ回路と、 受信した転送フレームを前記レピータ回路と同
じ遅延時間遅延して転送するバイパス回路と、 該バイパス回路からの転送フレームと自ノード
からの送信信号とを前記バイパス切替制御回路か
らのバイパス切替信号によつて選択してフレーム
送信回路を介して回線に送信するバイパス切替ス
イツチとを有するバイパス制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26516186A JPS63119345A (ja) | 1986-11-06 | 1986-11-06 | バイパス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26516186A JPS63119345A (ja) | 1986-11-06 | 1986-11-06 | バイパス制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63119345A JPS63119345A (ja) | 1988-05-24 |
| JPH0549141B2 true JPH0549141B2 (ja) | 1993-07-23 |
Family
ID=17413462
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26516186A Granted JPS63119345A (ja) | 1986-11-06 | 1986-11-06 | バイパス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63119345A (ja) |
-
1986
- 1986-11-06 JP JP26516186A patent/JPS63119345A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63119345A (ja) | 1988-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0268664B1 (en) | A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention | |
| JPH0549141B2 (ja) | ||
| JPS6172460A (ja) | デ−タ転送装置 | |
| JP2654023B2 (ja) | 回線開放方式 | |
| JP2530611B2 (ja) | 通信制御装置 | |
| JP3067159B2 (ja) | パケット交換装置の信号方向制御方法及び装置 | |
| JP2680200B2 (ja) | 通信制御装置 | |
| JP2655687B2 (ja) | 回線切替方式 | |
| JPS58206259A (ja) | 割り込み機能をもつ同報通信方式 | |
| JP2513701B2 (ja) | 送信要求信号制御方式 | |
| JPS6223651A (ja) | デ−タ伝送装置 | |
| JPS59198062A (ja) | リモ−ト・タイプライタ−制御方式 | |
| JPH02270444A (ja) | ２線全二重／半二重切替装置 | |
| JPS5935223B2 (ja) | 通信制御装置の転極制御方式 | |
| JPS63299625A (ja) | デ−タ転送方式 | |
| JPS6326058A (ja) | スケルチ回路 | |
| JPH0714160B2 (ja) | 遠方監視制御装置 | |
| JPH0378017B2 (ja) | ||
| JPS6146653A (ja) | デ−タ伝送装置 | |
| JPH0548580A (ja) | 回線制御部の二重化方式 | |
| JPH0245861B2 (ja) | Deetadensosochinoseigyohoho | |
| JPH07154302A (ja) | 伝送路切替装置 | |
| JPH05210611A (ja) | マルチポイント接続方式におけるプロセッサ間通信制御方法 | |
| JPS6352543A (ja) | デ−タ伝送方式 | |
| JPS63181070A (ja) | バス切替方式 |