JPH01185050A - 信号処理回路 - Google Patents
信号処理回路Info
- Publication number
- JPH01185050A JPH01185050A JP63011372A JP1137288A JPH01185050A JP H01185050 A JPH01185050 A JP H01185050A JP 63011372 A JP63011372 A JP 63011372A JP 1137288 A JP1137288 A JP 1137288A JP H01185050 A JPH01185050 A JP H01185050A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- information processing
- output signal
- control information
- processing section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010365 information processing Effects 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000002093 peripheral effect Effects 0.000 claims abstract description 7
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は信号処理回路に関し、特にデータ情報と制御情
報とから構成された入力信号のうち前者をハードウェア
により処理し後者をソフトウェアにより処理し、画処理
後の出力信号を多重化して1本の出力信号を得る信号処
理回路に関する。
報とから構成された入力信号のうち前者をハードウェア
により処理し後者をソフトウェアにより処理し、画処理
後の出力信号を多重化して1本の出力信号を得る信号処
理回路に関する。
ディジタルデータ信号はソースデータ(以下データ情報
と記す)と、機器の運用、保守状態等を通知する為の制
御情報とから構成されることが多く、特に伝送系におけ
る多重化装置間の伝送路上では、データ端末からの多重
化されたデータ情報と多重化装置間を制御する為の制御
情報とから構成されるのが一般的である。
と記す)と、機器の運用、保守状態等を通知する為の制
御情報とから構成されることが多く、特に伝送系におけ
る多重化装置間の伝送路上では、データ端末からの多重
化されたデータ情報と多重化装置間を制御する為の制御
情報とから構成されるのが一般的である。
従来この種の信号処理回路は信号内容が性質的に異なる
ことから、処理回路入力部でデータ情報と制御情報とを
分離し、それぞれ別個の処理回路で処理するのが一般的
である。すなわち、データ情報は究極的にはデータ端末
のソースデータであり、多重化装置としてはそのデータ
情報の内容までは一般的に解析する必要がなく、タイム
スロットインターチェンジ、データの分岐等の機能を有
し、一方制御情報は多重化装置間等の運用、保守状態等
のコマンドであり、情報内容を解析する必要があるから
である。また各処理後の出力データは次段の多重化装置
に伝送すべくデータ情報処理部出力データと制御情報処
理部出力データとを多重化している。
ことから、処理回路入力部でデータ情報と制御情報とを
分離し、それぞれ別個の処理回路で処理するのが一般的
である。すなわち、データ情報は究極的にはデータ端末
のソースデータであり、多重化装置としてはそのデータ
情報の内容までは一般的に解析する必要がなく、タイム
スロットインターチェンジ、データの分岐等の機能を有
し、一方制御情報は多重化装置間等の運用、保守状態等
のコマンドであり、情報内容を解析する必要があるから
である。また各処理後の出力データは次段の多重化装置
に伝送すべくデータ情報処理部出力データと制御情報処
理部出力データとを多重化している。
次に第2図により具体的に説明する。第2図は従来の信
号処理回路の一例を示すブロック図で、本例の信号処理
回路はデータ情報処理部21と、制御情報処理部22と
、多重化部23とからなる。
号処理回路の一例を示すブロック図で、本例の信号処理
回路はデータ情報処理部21と、制御情報処理部22と
、多重化部23とからなる。
データ情報処理部21は記憶回路211と、その制御回
路212とからなり、制御情報処理部22はプロセッサ
回路221と、その周辺回路222とからなり、多重化
部23は位相合わせ回路231と、多重化回路232と
からなる。
路212とからなり、制御情報処理部22はプロセッサ
回路221と、その周辺回路222とからなり、多重化
部23は位相合わせ回路231と、多重化回路232と
からなる。
データ情報処理部21はタイムスロットインク−チェン
ジ、データの分岐等の機能を有し、その回路構成として
は一時記憶回路(RAM) 211とその制御回路21
2とから構成されハードウェアにより処理している。ま
た制御情報処理部22は受信信号中の運用、保守等のコ
マンド解析がその機能であり、プロセッサ回路221と
その周辺回路222とから構成されソフトウェアにより
処理している。さらに多重化部23はデータ情報処理部
21と制御情報処理部22との出力信号を多重化回路2
32により多重化して1本のデータ列としているが、こ
のとき画処理部21.22の出力信号は位相及び周期が
異なるので位相合わせ回路231を挿入している。すな
わち、制御情報22の出力信号の位相及び周期はソフト
ウェアの動作開始点及びソフトウェアのステップ数で決
まり、データ情報処理部21の出力信号周期と基本的に
異なるからである。
ジ、データの分岐等の機能を有し、その回路構成として
は一時記憶回路(RAM) 211とその制御回路21
2とから構成されハードウェアにより処理している。ま
た制御情報処理部22は受信信号中の運用、保守等のコ
マンド解析がその機能であり、プロセッサ回路221と
その周辺回路222とから構成されソフトウェアにより
処理している。さらに多重化部23はデータ情報処理部
21と制御情報処理部22との出力信号を多重化回路2
32により多重化して1本のデータ列としているが、こ
のとき画処理部21.22の出力信号は位相及び周期が
異なるので位相合わせ回路231を挿入している。すな
わち、制御情報22の出力信号の位相及び周期はソフト
ウェアの動作開始点及びソフトウェアのステップ数で決
まり、データ情報処理部21の出力信号周期と基本的に
異なるからである。
上述した従来の信号処理回路は、データ情報処理部と制
御情報処理部の出力信号間に位相及び周期の違いがある
ので、この両信号を多重化する際にかなり複雑な位相合
わせ回路を含む多重化部を設ける必要があるという欠点
がある。
御情報処理部の出力信号間に位相及び周期の違いがある
ので、この両信号を多重化する際にかなり複雑な位相合
わせ回路を含む多重化部を設ける必要があるという欠点
がある。
本発明の信号処理回路は、受信信号中のデータ情報を処
理する記憶回路及びその制御回路から構成されたデータ
情報処理部と、前記受信信号中の制御情報を処理するプ
ロセッサ回路及びその周辺回路から構成されたソフトウ
ェア制御による制御情報処理部とを有し、前記データ情
報処理部の出力信号と前記制御情報処理部の出力信号と
を多重化して1本の出力信号を得る信号処理回路におい
て、データ情報処理部からこのデータ情報処理部の出力
信号の周期に同期したリセットパルスを前記制御情報処
理部内のプロセッサ回路に接続することにより前記制御
情報処理部の出力信号の位相を前記データ情報処理部の
出力信号の位相に一致させることを特徴とする。
理する記憶回路及びその制御回路から構成されたデータ
情報処理部と、前記受信信号中の制御情報を処理するプ
ロセッサ回路及びその周辺回路から構成されたソフトウ
ェア制御による制御情報処理部とを有し、前記データ情
報処理部の出力信号と前記制御情報処理部の出力信号と
を多重化して1本の出力信号を得る信号処理回路におい
て、データ情報処理部からこのデータ情報処理部の出力
信号の周期に同期したリセットパルスを前記制御情報処
理部内のプロセッサ回路に接続することにより前記制御
情報処理部の出力信号の位相を前記データ情報処理部の
出力信号の位相に一致させることを特徴とする。
次に、本発明について第1図を参照して説明する。
第1図は本発明の信号処理回路の一実施例を示すブロッ
ク図で、本実施例の信号処理回路はデータ情報処理部1
1と、制御情報処理部12と、多重化部13とからなる
。
ク図で、本実施例の信号処理回路はデータ情報処理部1
1と、制御情報処理部12と、多重化部13とからなる
。
データ情報処理部11は記憶回路111と、その制御回
路112とからなり、受信信号101中のデータ情報を
処理する。また制御情報処理部12はプロセッサ回路1
21と、その周辺回路122とからなり、ソフトウェア
制御により受信信号101中の制御情報を処理する。さ
らに制御回路112からデータ情報処理部11の出力信
号の周期に同期したリセットパルス103を制御情報処
理部12のプロセッサ回路121に接続する。従って本
実施例における多重化部13に入力される記憶回路11
1の出力信号とプロセッサ回路121の出力信号のデー
タ位相及びデータ周期は一致しているので、多重化部1
3は単純な多重化回路131のみで構成される。つまり
、従来例の多重化部23の位相合わせ回路231(第2
図に図示)を削除できる。
路112とからなり、受信信号101中のデータ情報を
処理する。また制御情報処理部12はプロセッサ回路1
21と、その周辺回路122とからなり、ソフトウェア
制御により受信信号101中の制御情報を処理する。さ
らに制御回路112からデータ情報処理部11の出力信
号の周期に同期したリセットパルス103を制御情報処
理部12のプロセッサ回路121に接続する。従って本
実施例における多重化部13に入力される記憶回路11
1の出力信号とプロセッサ回路121の出力信号のデー
タ位相及びデータ周期は一致しているので、多重化部1
3は単純な多重化回路131のみで構成される。つまり
、従来例の多重化部23の位相合わせ回路231(第2
図に図示)を削除できる。
以上説明したように本発明の信号処理回路は、データ情
報処理部から自身の出力信号の周期に同期したリセット
パルスを制御情報処理部内のプロセッサ回路に接続する
ことにより、制御情報処理部の出力信号の位相をデータ
情報処理部の出゛力信号の位相に一致させることができ
るので、多重化部は単純な多重化回路のみでよく位相合
わせ回路を削除できる効果がある。
報処理部から自身の出力信号の周期に同期したリセット
パルスを制御情報処理部内のプロセッサ回路に接続する
ことにより、制御情報処理部の出力信号の位相をデータ
情報処理部の出゛力信号の位相に一致させることができ
るので、多重化部は単純な多重化回路のみでよく位相合
わせ回路を削除できる効果がある。
第1図は本発明の信号処理回路の一実施例を示すブロッ
ク図、第2図は従来の信号処理回路の一例を示すブロッ
ク図である。 11.21・・・データ情報処理部、12.22・・・
制御情報処理部、23・・・多重化部、101・・・受
信信号、102・・・出力信号、103・・・リセット
パルス、111,211・・・記憶回路、112,21
2・・・制御回路、121,221・・・プロセッサ回
路、122.222・・・周辺回路、131,232・
・・多重化回路、231・・・位相合わせ回路。
ク図、第2図は従来の信号処理回路の一例を示すブロッ
ク図である。 11.21・・・データ情報処理部、12.22・・・
制御情報処理部、23・・・多重化部、101・・・受
信信号、102・・・出力信号、103・・・リセット
パルス、111,211・・・記憶回路、112,21
2・・・制御回路、121,221・・・プロセッサ回
路、122.222・・・周辺回路、131,232・
・・多重化回路、231・・・位相合わせ回路。
Claims (1)
- 受信信号中のデータ情報を処理する記憶回路及びその制
御回路から構成されたデータ情報処理部と、前記受信信
号中の制御情報を処理するプロセッサ回路及びその周辺
回路から構成されたソフトウェア制御による制御情報処
理部とを有し、前記データ情報処理部の出力信号と前記
制御情報処理部の出力信号とを多重化して1本の出力信
号を得る信号処理回路において、データ情報処理部から
このデータ情報処理部の出力信号の周期に同期したリセ
ットパルスを前記制御情報処理部内のプロセッサ回路に
接続することにより前記制御情報処理部の出力信号の位
相を前記データ情報処理部の出力信号の位相に一致させ
ることを特徴とする信号処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63011372A JP2743361B2 (ja) | 1988-01-19 | 1988-01-19 | 信号処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63011372A JP2743361B2 (ja) | 1988-01-19 | 1988-01-19 | 信号処理回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01185050A true JPH01185050A (ja) | 1989-07-24 |
JP2743361B2 JP2743361B2 (ja) | 1998-04-22 |
Family
ID=11776185
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63011372A Expired - Lifetime JP2743361B2 (ja) | 1988-01-19 | 1988-01-19 | 信号処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2743361B2 (ja) |
-
1988
- 1988-01-19 JP JP63011372A patent/JP2743361B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2743361B2 (ja) | 1998-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6041417A (en) | Method and apparatus for synchronizing data received in an accelerated graphics port of a graphics memory system | |
KR850005641A (ko) | 개량된 통신제어 장치에 사용된 데이터(data) 처리장치 | |
JPH01185050A (ja) | 信号処理回路 | |
JPH01185049A (ja) | 信号処理回路 | |
JPH0731530B2 (ja) | 同期制御nc装置 | |
JPS61161568A (ja) | 情報伝送方式 | |
JPH01185048A (ja) | 信号処理回路 | |
JPH0239651A (ja) | 伝送速度変換回路 | |
JPS61242142A (ja) | 通信制御方式 | |
JP2881788B2 (ja) | 映像信号切替装置 | |
JPH0287204A (ja) | プロセス入出力装置 | |
JPS60254846A (ja) | Cdt装置の回線切替方式 | |
JPS6310838A (ja) | 非同期方式を含むデ−タ転送システムの同期方式 | |
JP2867480B2 (ja) | メモリ切替回路 | |
JPH0589042A (ja) | データ処理方式 | |
JPH0142199B2 (ja) | ||
JPH01204169A (ja) | バス転送制御方式 | |
JPS61131632A (ja) | 多重伝送のデ−タフオ−マツト方式 | |
JPH0430616B2 (ja) | ||
JPH02272667A (ja) | 入出力信号処理方式 | |
JPS59138147A (ja) | デ−タ伝送装置 | |
JPS63296159A (ja) | マイクロコンピユ−タシステム | |
JPH087609B2 (ja) | プログラマブルコントローラシステムのデータ転送方法 | |
JPH02216930A (ja) | 中継線フレームフォーマット設定方式 | |
JPH02250453A (ja) | データ受信装置 |