KR850005641A - 개량된 통신제어 장치에 사용된 데이터(data) 처리장치 - Google Patents

Abstract

내용 없음

Description

개량된 통신제어 장치에 사용된 데이터(data) 처리장치

본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

제2도는 본 발명에 따르는 데이터 처리 장치의 블럭회로도.

제3도는 제2도에 도시한 데이터 처리장치에 사용되는 데이터 바퍼(buffer)의 구체적인 블럭회로도.

제4도는 제2도에 도시한 데이터 처리장치에 사용된 제1중앙 처리장치(CPU)의 구체적인 블럭 회로도.

Claims (7)

1. 데이터를 처리하기 위하여 제1버스에 접속되고, 또 상기 제1버스에다 데이터 발송 명령을 보내기 위한 수단을 포함하는 데이터 처리 수단과, 제2버스에 접속된 데이터 저장수단과, 그리고 상기 제1과 제2의 버스에 접속되고, 또 제1클럭신호에 동기 되어서 동작할 수 있는 제1수단, 이 제1수단은 상기 데이터 발송 명령에 응답해서 상기 제1클럭신호에 동기된 제1신호를 발생하고 또 상기 제1클럭신호에 동기되어 상기 제1수단에 보내진 제2신호에 응답해서 상기 데이터 저장수단으로부터 상기 제2버스를 통하여 데이터를 호출하여 이 호출한 데이터를 상기 제1버스에 보내서 상기 데이터 처리수단이 상기 호출된 데이터를 받아들인다. 그리고 제2클럭신호에 동기되어 동작할 수 있고 상기 데이터 처리수단에 의하여 처리될 데이터를 마련하거나 혹은 상기 데이터 처리 수단에 의하여 처리된 데이터를 받아들이기 위한 데이터 원(data source)수단과, 그리고 또, 상기 제2버스와 상기 데이터 원 수단에 접속되고, 제2클럭신호에 동기되어 동작할 수 있는 제2수단. 이 제2수단은 상기 제2클럭 신호에 동기되어 상기 제2수단에 보내진 제3신호에 응답하여 상기 데이터 원수단으로부터 데이터를 호출하고 이 호출한 데이터를 상기 제2버스를 통하여 상기 데이터 저장수단에다가 기억시키며 상기 호출한 데이터를 기억시킨 후에는 상기 제2클럭신호에 동기된 제1신호를 발생한다. 그리고 또 상기 제1수단과 제2수단에 접속되고 상기 제1과 제2의클럭신호와 그리고 상기 제1신호와 제2신호에 응답해서 상기 제1신호를 받아들인 후에 상기 제3신호를 상기 제2수단에 보내고 또 상기 제4신호를 받아들인 후에 상기 제2신호를 상기 제1수단에 보내는 제3수단에 의하여 구성되는 것을 특징으로 하는 데이터 처리장치.
2. 상기 데이터 처리수단은 또 상기 데이터 발송 명령이 상기 제1수단에 보내졌을 때에 상기 데이터 원의 호출할 데이터를 지정하는 제어 데이터를 상기 제1버스를 통하여 상기 제1수단에 전송하기 위한 수단을 더 포함하고, 상기 제1수단은 또, 상기 제1신호가 발생되기전에 상기 제2버스를 통하여 상기 데이터 저장수단의 일부분에다가 상기 제어 데이터를 기억시키는 수단을 더 포함하며, 그리고 상기 제2수단은 또 상기 데이터 저장수단의 상기 일부분의 영역으로부터 상기 제어 데이터를 호출하고 또한 상기 호출한 제어데이터에 의하여 지정된 데이터를 상기 데이터 원으로부터 호출하기 위하여 상기 제3신호에 응답해서 상기 호출한 데이터를 상기 데이터 저장영역에다가 기억시키고, 호출한 데이터의 기억동작이 완료된 후에 상기 제4신호를 상기 제1수단에 보내는 수단을 더 포함하는 것을 특징으로 하는 특허 청구범위 제1항 기재의 데이터 처리장치.
3. 상기 제어 데이터에는 복수개의 데이터 성분이 포함되고, 상기 데이터 저장수단의 상기 일부분의 영역에 데이터 성분을 저장하기 위한 연속적인 어드레스 위치가 포함 되어 있으며, 상기 제1수단내의 상기 기억시키는 수단은 또, 상기 데이터 저장수단의 상기 일부분의 영역의 각각의 어드레스 위치에다가 상기 제어 데이터의 상기 데이터 성분들을 연속으로 기억시키기 위한 수단을 더 포함하고, 상기 제2수단은 또, 상기 데이터 저장수단의 상기 일부분의 영역의 상기 각각의 어드레스 위치로부터 상기 제어 데이터의 상기 데이터 성분들을 연속적으로 호출하고 또한 복수개의 데이터 성분으로 구성된 상기 데이터와 상기 데이터 저장 수단의 호출한 데이터를 데이터 저장수단에다가 한 부분의 영역 다음에 있는 어드레스 위치부터 연속적으로 기억시키기 위한 수단을 더 포함하는 것을 특징으로하는 특허 청구범위 제2항 기재의 데이터 처리장치.
4. 상기 제1과 제2의 수단은 각각 마이크로프로그램 제어의 처리장치(micro program-comtolld proce-sor)로 구성되는 것을 특징으로하는 특허청구범위 제3항 기재의 데이터 처리장치.
5. 상기 제3수단은 또, 상기 제1신호를 셋트 신호로 받아들이고 상기 제3신호를 리셋트 신호로 받아들이게끔 접속된 셋트-리셋트 형의 플립 플롭과, 상기 제2클럭신호에 의하여 상기 플립 플롭의 출력 신호에 동기시키기 위한 제1동기 회로수단, 그리고 상기 제1클럭신호에 의하여 상기 동기회로 수단의 출력 신호에 동기시키기 위한 제2동기회로 수단, 그리고, 또 상기 제3신호를 발생하기 위하여 상기 플립 플롭의 출력과 상기 제1 동기회로 수단의 출력을 받아들이게끔 접속된 AND게이트를 포함하는 수단과, 그리고 상기 제2신호를 발생하기 위하여 상기 플립 플롭의 출력과 상기 제2동기회로 수단의 출력을 받아들이게끔 접속된 OR게이트를 포함하는 수단을 더 포함하는 것을 특징으로하는 특허 청구범위 제1항 기재의 데이터 처리 장치.
6. 상기 제1과 제2의 클럭신호들은 각각 다수 위상의 클럭으로 구성된 것을 특징으로 하는 특허청구범위 제5항 기재의 데이터 처리장치.
7. 상기 제1수단은 또, 상기 데이터 저장수단의 상기 호출한 데이터의 일부를 상기 제1버스에다 보내기 전에 상기 데이터처리수단에다 발송요구 신호를 보내고, 그리고 상기 데이터 처리수단으로부터 허가 신호를 받은 후에 상기 데이터의 일부를 보내기 시작하며, 그리고 또 총 데이터의 서로 다른 부분들을 여러단계로 나누어 데이터의 각 부분의 전송단계마다 허가신호를 받은 후에 전송케하고 발송 요구신호의 발송과 데이터의 일부분의 전송을 반복하여서 총 데이터의 서로 다른 부분들을 제1버스에 보내기 위한 수단을 더 포함하는 것을 특징으로 하는 특허 청구범위 제1항 기재의 데이터 처리장치.

   ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.