KR930001229A - 반도체 메모리 장치 - Google Patents
반도체 메모리 장치 Download PDFInfo
- Publication number
- KR930001229A KR930001229A KR1019920008329A KR920008329A KR930001229A KR 930001229 A KR930001229 A KR 930001229A KR 1019920008329 A KR1019920008329 A KR 1019920008329A KR 920008329 A KR920008329 A KR 920008329A KR 930001229 A KR930001229 A KR 930001229A
- Authority
- KR
- South Korea
- Prior art keywords
- transmission line
- signal transmission
- amplifying
- memory device
- semiconductor memory
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/065—Differential amplifiers of latching type
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한 실시예를 표시한 출력 버퍼(buffer)회로의 회로도,
제2도는 제1도에 표시한 회로의 동작을 설명하기 위한 티이밍챠-트,
제3도는 제4도에 표시한 타이밍신호 발생 회로내에 새롭게 설치되는 제어회로의 회로도,
제4도는 이 발명의 배경을 표시한 필드(field)메모리의 블록도.
Claims (2)
- 복수의 메모리셀 열과, 각각은 상기 복수의 메모리셀 열에 대응하는 1개의 접속된 복수의 비트선대와, 상기 복수의 비트선대에 결합되어, 상기 복수의 비트선대로 부터 주어지는 데이타 신호 전송선대에 접속되어, 상기 신호 전송선대를 이퀄라이즈 수단과, 외부적으로 주어진 클록 신호에 응답하여, 상기 신호 전송선대를 통해서 전송되는 데이타 신호 증폭하는 증폭 수단과, 상기 증폭 수단의 증폭 동작이 개시된 후, 상기 신호 전송선대와 증폭 수단과의 사이를 전기적으로 절단하는 절단을 포함한다.상기 이퀄라이즈 수단은, 상기 절단 수단이 동작한 후, 상기 신호 전송선대의 이퀄라이즈 동작을 개시하는 반도체 메모리 장치.
- 제1항에 있어서, 상기 반도체 메모리 장치는, 다시, 상기 증폭 수단의 입력 노드에 접속되어, 상기 신호 전송선대을 통해서 전송되는 데이타 신호 전하를 보지하는 전하 보지 수단을 포함하는 반도체 메모리 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3140136A JP2745251B2 (ja) | 1991-06-12 | 1991-06-12 | 半導体メモリ装置 |
JP1991-140136 | 1991-06-12 | ||
JP91-140136 | 1991-06-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR930001229A true KR930001229A (ko) | 1993-01-16 |
KR960009949B1 KR960009949B1 (ko) | 1996-07-25 |
Family
ID=15261722
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019920008329A KR960009949B1 (ko) | 1991-06-12 | 1992-05-18 | 반도체 메모리 장치 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5282166A (ko) |
JP (1) | JP2745251B2 (ko) |
KR (1) | KR960009949B1 (ko) |
DE (1) | DE4207190C2 (ko) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0685564A (ja) * | 1992-09-01 | 1994-03-25 | Mitsubishi Electric Corp | 増幅器回路 |
JPH06168594A (ja) * | 1992-11-30 | 1994-06-14 | Fujitsu Ltd | 半導体記憶装置 |
JP3253745B2 (ja) * | 1993-04-28 | 2002-02-04 | 富士通株式会社 | 半導体記憶装置 |
US5488584A (en) * | 1994-08-26 | 1996-01-30 | Micron Technology, Inc. | Circuit and method for externally controlling signal development in a serial access memory |
KR0167687B1 (ko) * | 1995-09-11 | 1999-02-01 | 김광호 | 고속액세스를 위한 데이타 출력패스를 구비하는 반도체 메모리장치 |
US6073193A (en) * | 1997-04-24 | 2000-06-06 | Cypress Semiconductor Corp. | Fail safe method and apparatus for a USB device |
US6717874B1 (en) * | 2002-08-14 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Systems and methods for reducing the effect of noise while reading data in series from memory |
US7689724B1 (en) | 2002-08-16 | 2010-03-30 | Cypress Semiconductor Corporation | Apparatus, system and method for sharing data from a device between multiple computers |
US7293118B1 (en) | 2002-09-27 | 2007-11-06 | Cypress Semiconductor Corporation | Apparatus and method for dynamically providing hub or host operations |
US7653123B1 (en) | 2004-09-24 | 2010-01-26 | Cypress Semiconductor Corporation | Dynamic data rate using multiplicative PN-codes |
US7906982B1 (en) | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
US9759772B2 (en) | 2011-10-28 | 2017-09-12 | Teradyne, Inc. | Programmable test instrument |
US10776233B2 (en) | 2011-10-28 | 2020-09-15 | Teradyne, Inc. | Programmable test instrument |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0612626B2 (ja) * | 1986-01-22 | 1994-02-16 | 株式会社日立製作所 | 半導体メモリ装置 |
JPH0821236B2 (ja) * | 1987-01-26 | 1996-03-04 | 株式会社日立製作所 | 半導体記憶装置 |
KR900006293B1 (ko) * | 1987-06-20 | 1990-08-27 | 삼성전자 주식회사 | 씨모오스 디램의 데이터 전송회로 |
US4943944A (en) * | 1987-11-25 | 1990-07-24 | Kabushiki Kaisha Toshiba | Semiconductor memory using dynamic ram cells |
JPH0758592B2 (ja) * | 1987-11-30 | 1995-06-21 | 日本電気株式会社 | 半導体メモリ |
KR0141494B1 (ko) * | 1988-01-28 | 1998-07-15 | 미다 가쓰시게 | 레벨시프트회로를 사용한 고속센스 방식의 반도체장치 |
US4926387A (en) * | 1988-12-27 | 1990-05-15 | Intel Corporation | Memory timing circuit employing scaled-down models of bit lines using reduced number of memory cells |
JPH0646513B2 (ja) * | 1989-07-12 | 1994-06-15 | 株式会社東芝 | 半導体記憶装置のデータ読出回路 |
-
1991
- 1991-06-12 JP JP3140136A patent/JP2745251B2/ja not_active Expired - Lifetime
-
1992
- 1992-01-24 US US07/825,214 patent/US5282166A/en not_active Expired - Lifetime
- 1992-03-06 DE DE4207190A patent/DE4207190C2/de not_active Expired - Fee Related
- 1992-05-18 KR KR1019920008329A patent/KR960009949B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US5282166A (en) | 1994-01-25 |
KR960009949B1 (ko) | 1996-07-25 |
JP2745251B2 (ja) | 1998-04-28 |
DE4207190A1 (de) | 1992-12-17 |
JPH04364297A (ja) | 1992-12-16 |
DE4207190C2 (de) | 1995-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940010082A (ko) | 반도체메모리장치의 데이타출력버퍼 | |
KR880010422A (ko) | 반도체 기억장치 | |
KR890017706A (ko) | 다이나믹형 반도체 기억장치 | |
KR930001229A (ko) | 반도체 메모리 장치 | |
KR930001226A (ko) | 고속 센싱 동작을 수행하는 센스 앰프 | |
KR920008768A (ko) | 반도체기억장치 | |
KR910010506A (ko) | 반도체 장치 | |
KR880013168A (ko) | 반도체 기억장치 | |
KR850003044A (ko) | 반도체 기억장치 및 그것을 사용한 시스템 | |
KR940010083A (ko) | 동기식 반도체메모리장치의 데이타출력버퍼 | |
KR910001771A (ko) | 반도체 메모리 장치 | |
KR950034777A (ko) | 반도체 기억장치 | |
KR890001091A (ko) | 스태틱 ram회로 | |
KR920001528A (ko) | 동기형 데이터전송회로를 갖춘 다이나믹형 반도체기억장치 | |
KR100255511B1 (ko) | 이중센싱출력경로를구비한동기화메모리장치 | |
KR870009392A (ko) | 반도체 기억장치 | |
KR870002655A (ko) | 반도체 회로 | |
KR950001772A (ko) | 반도체 기억장치 | |
KR850008567A (ko) | 반도체 집적회로 | |
DE3583493D1 (de) | Integrierter halbleiterspeicher. | |
KR890007430A (ko) | 반도체 장치의 출력회로 | |
KR850007155A (ko) | 반도체 메모리 장치 | |
KR950020127A (ko) | 반도체 기억 회로 제어 방법 | |
KR900010778A (ko) | 반도체 메모리장치 | |
KR920003309A (ko) | 반도체 기억 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |