KR950001772A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR950001772A
KR950001772A KR1019940010384A KR19940010384A KR950001772A KR 950001772 A KR950001772 A KR 950001772A KR 1019940010384 A KR1019940010384 A KR 1019940010384A KR 19940010384 A KR19940010384 A KR 19940010384A KR 950001772 A KR950001772 A KR 950001772A
Authority
KR
South Korea
Prior art keywords
data
control signal
circuit
memory cell
data line
Prior art date
Application number
KR1019940010384A
Other languages
English (en)
Other versions
KR0158933B1 (ko
Inventor
가즈요시 운노
준이치 시카타니
다카시 마키
Original Assignee
세키자와 다다시
후지쯔 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세키자와 다다시, 후지쯔 가부시키가이샤 filed Critical 세키자와 다다시
Publication of KR950001772A publication Critical patent/KR950001772A/ko
Application granted granted Critical
Publication of KR0158933B1 publication Critical patent/KR0158933B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/067—Single-ended amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

반도체 기억 장치는 다수의 메모리 셀과, 외부 유니트로부터 공급된 어드레스 정보에 의해 식별된 메모리 셀이 다수의 메모리 셀에 존재하지 않는 경우가 있는 다수의 메모리 셀에서 하나의 메모리 셀을 외부 유니트에 의해 공급된 어드레스 정보에 따라 선택하기 위한 선택 수단과, 다수의 메모리 셀이 접속되며 선택된 메모리 셀로부터 읽혀내지 데이타가 전송되며 어드레스 정보에 의해 식별된 메모리 셀이 다수의 메모리 셀에 존재하지 않는 경우에 플로팅 상태에 놓일 수도 있는 데이타 라인과, 상기 데이타 라인을 통하여 전송된 데이타를 증폭하기 위한 증폭기와, 상기 데이타 라인에 공급되는 데이타의 전위 레벨을 래칭하기 위한 래칭 회로와, 데이타 라인이 메모리 셀로부터 읽혀내진 데이타를 수신하는 시간을 포함하는 소정의 주기에서 상기 래칭 회로가 부동작 상태가 되도록 래칭 회로를 제어하기 위한 제어 수단을 구비한다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제10도는 본 발명의 실시예에 따른 반도체 기억 장치(SRAM)를 예시하는 블록도. 제12도는 제10도에 도시된 반도체 기억 장치의 부분 요소를 세부적으로 예시하는 회로도.

Claims (13)

  1. 반도체 기억 장치에 있어서, 다수의 메모리 셀과; 상기 다수의 메모리 셀중에서 어드레스 정보에 따라 메모리 셀을 선택하기 위한 선택 수단과; 상기 다수의 메모리 셀이 접속되며, 상기 선택 수단에 의해 선택된 메모리 셀로부터 읽혀내지 데이타를 전송하기 위한 데이타 라인과; 상기 데이타 라인에 접속되며, 데이타 라인을 통하여 전송된 데이타를 증폭하기 위한 증폭기와; 상기 데이타 라인에 접속되며, 상기 데이타 라인에 전송된 데이타의 전위 레벨을 래칭하기 위한 래칭 회로와; 상기 래칭 회로에 접속되며, 상기 데이타 라인이 메모리 셀로부터 읽혀내진 데이타를 수신하는 시간을 포함하는 소정의 주기에 상기 래칭 회로가 비활성 상태가 되도록 제어하는 제어 수단을 포함하는 것을 특징으로 하는 반도체 기억 장치.
  2. 제1항에 있어서, 어드레스 정보에 의해 식별된 메모리 셀이 상기 다수의 메모리 셀에 존재하지 않는 경우가 있으며, 그러한 경우 상기 데이타 라인은 플로팅 상태에 놓일 수도 있고, 상기 데이타 라인이 플로팅 상태에 있다면 상기 증폭기는 전류가 흐르는 감지 증폭기인 것을 특징으로 하는 반도체 기억 장치.
  3. 제2항에 있어서, 상기 감지 증폭기가 CMOS 인버터를 포함하는 것을 특징으로 하는 반도체 기억 장치.
  4. 제1항에 있어서, 상기 래칭 회로가, 주기적으로 접속된 짝수의 인버터로 형성되어, 상기 데이타 라인에 접속된 입력점 및 출력점을 구비하는 회로인 것을 특징으로 하는 반도체 기억 장치.
  5. 제1항에 있어서, 상기 제어 수단이 외부 유니트로부터 공급된 클럭 신호에 기초하여 제어 신호를 발생하기 위한 신호 발생 수단 및 상기 래칭 회로에 제어 신호를 공급하기 위한 신호 공급 수단을 포함하며, 상기 래칭 회로는 상기 제어 신호에 기초하여 제어되는 것을 특징으로 하는 반도체 기억 장치.
  6. 제4항에 있어서, 상기 제어 수단이 외부 유니트로부터 공급된 클럭 신호에 기초하여 제어 신호를 발생하기 위한 신호 발생 수단 및 상기 래칭 회로에 제어 신호를 공급하기 위한 신호 공급 수단을 포함하며, 상기 래칭 회로의 입력점 및 출력점은 상기 데이타 라인이 메모리 셀로부터 읽혀내진 데이타를 수신하는 시간을 포함하는 소정의 주기에서 고임피던스 상태에 놓이도록 상기 제어 신호에 의해 제어되는 것을 특징으로 하는 반도체 기억 장치.
  7. 제5항에 있어서, 상기 공급 수단은 제어 신호가 상기 래치 회로에 전송되는 전송 라인을 가지며, 상기 래치 회로가 소정의 주기에서 활성 상태가 되도록 상기 제어 신호가 상기 래치 회로에 도달하는 타이밍이 상기 전송 라인의결선 커패시턴스에 의해 제어되는 것을 특징으로 하는 반도체 기억 장치.
  8. 제6항에 있어서, 상기 공급 수단은 제어 신호가 상기 래치 회로에 전송되는 전송 라인을 가지며, 상기 래치 회로의 입력/출력 점이 소정의 주기에서 고임피던스 상태에 놓이도록 상기 제어 신호가 상기 래치 회로에 도달하는 타이밍이 상기 전송 라인의 결선 커패시턴스에 의해 제어되는 것을 특징으로 하는 반도체 기억 장치.
  9. 반도체 기억 장치에 있어서, 다수의 메모리 셀과; 외부 유니트로부터 공급된 어드레스 정보에 따라 다수의 메모리 셀에서 메모리 셀을 선택하기 위한 선택 수단을 포함하는데, 상기 외부 유니트로부터 공급된 어드레스 정보에 의해 식별된 메모리 셀이 다수의 메모리 셀에서 제공되지 않는 경우가 있으며; 다수의 메모리 셀이 접속되며, 선택 수단에 의해 선택된 메모리 셀로부터 읽혀내지 데이타를 전송되며, 어드레스 정보에 의해 식별된 메모리 셀이 다수의 메모리 셀에 존재하지 않을 때 플로팅 상태에 놓일 가능성이 있는 다수의 데이타 라인과; 상기 다수의 데이타 라인 각각에 접속되며, 상기 데이타 라인을 통하여 전송된 데이타를 증폭하는 증폭기와; 어드레스 정보에 의해 식별된 메모리 셀이 상기 다수의 메모리 셀에 존재하지 않는 경우에 플로팅 상태에 존재할 수도 있는 다수의 데이타 라인 각각에 접속되어 상기 데이타 라인의 각각에 공급되는 데이타의 전위 레벨을 래칭하는 래칭 회로와; 상기 래칭 회로에 접속되어 데이타 라인이 메모리 셀로부터 읽혀내진 데이타를 수신하는 시간을 포함하는 소정의 주기동안에 래칭 회로가 비활성 상태가 되도록 상기 래칭 회로를 제어하는 제어 수단을 포함하는 것을 특징으로 하는 반도체 기억 장치.
  10. 제9항에 있어서, 상기 다수의 데이타 라인이 제1데이타 라인 및 각각의 상기 제1데이타 라인으로부터 분기한 제2데이타 라인을 포함하는 것을 특징으로 하는 반도체 기억 장치.
  11. 제10항에 있어서, 상기 제어 수단은 외부 유니트로부터 공급된 클럭 신호에 기초하여 제1제어 신호 및 제2제어 신호를 발생하기 위한 신호 발생 수단과, 상기 제1데이타 라인의 각각에 접속된 상기 래치 회로에 제1제어 신호를 공급하기 위한 제1공급 수단과, 상기 제2데이타 라인에 접속된 상기 래치 회로에 제2제어 신호를 공급하기 위한 제2공급 수단을 구비하며, 상기 제1데이타 라인의 각각에 접속된 상기 래치 회로가 상기 제1제어 신호에 의해 제어되고, 상기 제2데이타 라인의 각각에 접속된 상기 래치 회로가 상기 제2제어 신호에 의해 제어되는 것을 특징으로 하는 반도체 기억 장치.
  12. 제11항에 있어서, 상기 제1공급 수단은 제1제어 신호가 상기 제1데이타 라인의 각각에 접속된 상기 래치 회로에 전송되는 전송 라인을 가지며, 상기 래치 회로가 소정의 주기에서 비활성 상태가 되도록 제1제어 신호가 상기 래치 회로에 도달하는 타이밍이 상기 제1전송 라인의 결선 커패시턴스에 의해 제어되는 것을 특징으로 하는 반도체 기억 장치.
  13. 제12항에 있어서, 상기 제2공급 수단은 제2제어 신호가 상기 제2데이타 라인의 각각에 결합된 상기 래치 회로에 전송되는 제2전송 라인을 가지며, 상기 래치 회로가 소정의 주기에서 비활성 상태가 되도록 제2제어 신호가 래치 회로에 도달하는 타이밍이 상기 제2전송 라인의 결선 커패시턴스에 의해 제어되는 것을 특징으로 하는 반도체 기억 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940010384A 1993-06-18 1994-05-10 반도체 기억 장치 KR0158933B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14727193A JP3317746B2 (ja) 1993-06-18 1993-06-18 半導体記憶装置
JP93-147271 1993-06-18

Publications (2)

Publication Number Publication Date
KR950001772A true KR950001772A (ko) 1995-01-03
KR0158933B1 KR0158933B1 (ko) 1999-02-01

Family

ID=15426441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940010384A KR0158933B1 (ko) 1993-06-18 1994-05-10 반도체 기억 장치

Country Status (4)

Country Link
US (1) US5517461A (ko)
JP (1) JP3317746B2 (ko)
KR (1) KR0158933B1 (ko)
FR (1) FR2706672B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022344A (ko) * 2000-09-20 2002-03-27 홍민선 세라믹 섬유를 이용한 디젤 입자상물질 여과재

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5592435A (en) * 1994-06-03 1997-01-07 Intel Corporation Pipelined read architecture for memory
US5644387A (en) * 1995-06-07 1997-07-01 Hughes Electronics High-speed data register for laser range finders
GB2304244B (en) * 1995-08-10 2000-01-26 Advanced Risc Mach Ltd Data processing system signal receiving buffers
JP3169814B2 (ja) * 1995-10-13 2001-05-28 日本電気株式会社 半導体記憶装置
JPH09251782A (ja) * 1996-03-14 1997-09-22 Fujitsu Ltd 半導体記憶装置
KR100259577B1 (ko) * 1997-05-29 2000-06-15 김영환 반도체 메모리
KR100457343B1 (ko) * 1997-11-15 2005-04-06 삼성전자주식회사 저소비 전류의 더블 버퍼 회로
KR100299187B1 (ko) * 1999-07-15 2001-11-01 윤종용 반도체 메모리 장치 및 이 장치의 데이터 리드 방법
US7969400B2 (en) * 2004-02-25 2011-06-28 Hitachi Displays, Ltd. Liquid crystal display device with decreased power consumption
US7349266B2 (en) * 2004-06-10 2008-03-25 Freescale Semiconductor, Inc. Memory device with a data hold latch
US7656717B2 (en) * 2005-09-29 2010-02-02 Hynix Semiconductor, Inc. Memory device having latch for charging or discharging data input/output line
US9768781B2 (en) * 2015-04-11 2017-09-19 Casinda, Inc. Identification circuit and IC chip comprising the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4611299A (en) * 1982-02-22 1986-09-09 Hitachi, Ltd. Monolithic storage device
US4627032A (en) * 1983-11-25 1986-12-02 At&T Bell Laboratories Glitch lockout circuit for memory array
JPH0276197A (ja) * 1988-09-13 1990-03-15 Toshiba Corp 半導体記憶装置
US5146427A (en) * 1989-08-30 1992-09-08 Hitachi Ltd. High speed semiconductor memory having a direct-bypass signal path
JP2534782B2 (ja) * 1989-11-10 1996-09-18 株式会社東芝 半導体装置
JP2977296B2 (ja) * 1991-02-19 1999-11-15 沖電気工業株式会社 半導体メモリ装置
US5257226A (en) * 1991-12-17 1993-10-26 Sgs-Thomson Microelectronics, Inc. Integrated circuit with self-biased differential data lines

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020022344A (ko) * 2000-09-20 2002-03-27 홍민선 세라믹 섬유를 이용한 디젤 입자상물질 여과재

Also Published As

Publication number Publication date
FR2706672B1 (fr) 1996-04-05
JP3317746B2 (ja) 2002-08-26
FR2706672A1 (fr) 1994-12-23
KR0158933B1 (ko) 1999-02-01
JPH07141873A (ja) 1995-06-02
US5517461A (en) 1996-05-14

Similar Documents

Publication Publication Date Title
KR100272163B1 (ko) 대기용어레이전압발생기를갖는반도체메모리장치
US6058063A (en) Integrated circuit memory devices having reduced power consumption requirements during standby mode operation
KR100816403B1 (ko) 저소비 전력형 다이내믹 랜덤 액세스 메모리
KR970023372A (ko) 반도체 기억장치
KR890008829A (ko) 반도체 기억장치
KR950006850A (ko) 선택기 회로
KR970051397A (ko) 시프트 레지스터 및 프로그래머블 논리회로 및 프로그래머블논리회로시스템
KR950001772A (ko) 반도체 기억장치
KR850003044A (ko) 반도체 기억장치 및 그것을 사용한 시스템
KR920015368A (ko) 기억데이터신호를 정확,순차적으로 판독가능한 반도체기억장치
KR860002100A (ko) 반도체 기억장치
KR100255511B1 (ko) 이중센싱출력경로를구비한동기화메모리장치
US6990034B2 (en) Static semiconductor memory device and method of controlling the same
KR940007883A (ko) 반도체 기억장치
KR950009713A (ko) 작은 동작 전류로 플래시 기록을 행하는 방법 및 그에 따른 반도체 메모리 회로
KR930001229A (ko) 반도체 메모리 장치
JPH04258895A (ja) 半導体記憶装置
TW332355B (en) Semiconductor device having a latch circuit for latching externally input data
US4733377A (en) Asynchronous semiconductor memory device
KR0167680B1 (ko) 반도체 메모리 장치의 내부전원전압 발생회로
KR940018985A (ko) 테스트 회로를 갖는 반도체 메모리 장치(Semiconductor Memory Device Having Test Circuit)
KR960019307A (ko) 반도체 메모리장치
KR980011454A (ko) 라이트 제어회로
KR0125079Y1 (ko) 칩 내부소자에 안정된 전원전압을 공급하기 위한 반도체 장치
KR100486200B1 (ko) 반도체장치의비트라인전압발생기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 16

EXPY Expiration of term