KR920003309A - 반도체 기억 장치 - Google Patents
반도체 기억 장치 Download PDFInfo
- Publication number
- KR920003309A KR920003309A KR1019910010346A KR910010346A KR920003309A KR 920003309 A KR920003309 A KR 920003309A KR 1019910010346 A KR1019910010346 A KR 1019910010346A KR 910010346 A KR910010346 A KR 910010346A KR 920003309 A KR920003309 A KR 920003309A
- Authority
- KR
- South Korea
- Prior art keywords
- potential
- pairs
- power supply
- bit lines
- supply node
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims 5
- 230000010355 oscillation Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4072—Circuits for initialization, powering up or down, clearing memory or presetting
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 제1실시예를 나타내는 DRAM의 요부 회로도.
Claims (3)
- 복수쌍의 비트선쌍 및 복수의 워드선의 각교차 개소에 접속된 복수의 메모리셀과 공통 노드 상의 전위에 의해 활성화되어 상기 각 비트선쌍 간의 전위차를 각각 검지, 증폭하는 복수의 센스 앰프와 이퀼라이즈 신호에 의해 활성화되어 전원 공급노드 상의 전위를 상기 각 비트쌍에 각각 인가하는 이퀼라이즈 수단을 구비한 반도체 기억 장치에 있어서, 기준전위를 발생하고 그 기준전위를 스위치 수단을 통하여 상기 전원 공급노드에 공급하는 기준전위공급 수단과, 부전위의 외부 신호를 입력하여 상기 스위치 수단을 오프 상태로 하는 동시에 이 외부 신호를 상기 전원 공급 노드에 공급하는 입력수단을 설치한 것을 특징으로 하는 반도체 기억 장치.
- 복수쌍의 비트선쌍 및 복수의 워드선의 각 교차 개소에 접속된 복수의 메모리셀과 공통 노드상의 전위에 의해 활성화 되어서 상기 각 비트선쌍 간의 전위차를 각각 검지, 증폭하는 복수의 센스앰프와 이퀼라이즈 신호에 의해 활성화되어 전원 공급노드상의 전위를 상기 각 비트선쌍의 각각 인가하는 이퀼라이즈 수단을 구비한 반도체 기억 장치에 있어서, 기준전위를 발생하고 그 기준전위를 스위치 수단을 통하여 상기 전원 공급 노드에 공급하는 기준 전위 공급 수단과, 온, 오프 제어 가능한 발진 동작을 하여 부전위를 발생하고 그 부전위를 상기 전원 공급 노드에 공급하는 부전위 공급 수단과, 제어 신호에 의거 상기 스위치 수단을 오프 상태로 하는 동시에 상기 부전위 공급 수단을 발진 동작시키는 입력 수단을 설치한 것을 특징으로 하는 반도체 기억 장치.
- 제2항에 있어서, 상기 입력수단은 외부 입력 단자에 인가되는 일정 전위 이상의 고전위에 의거, 상기 스위치 수단을 오프 상태로 하는 동시에, 상기 부전위 공급 수단을 발진 동작 시키는 구성으로한 반도체 기억장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP194666/1990 | 1990-07-23 | ||
JP2194666A JP2963504B2 (ja) | 1990-07-23 | 1990-07-23 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920003309A true KR920003309A (ko) | 1992-02-29 |
KR960011555B1 KR960011555B1 (ko) | 1996-08-23 |
Family
ID=16328291
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910010346A KR960011555B1 (ko) | 1990-07-23 | 1991-06-21 | 반도체 기억 장치 |
Country Status (5)
Country | Link |
---|---|
US (1) | US5255223A (ko) |
EP (1) | EP0468463B1 (ko) |
JP (1) | JP2963504B2 (ko) |
KR (1) | KR960011555B1 (ko) |
DE (1) | DE69124022T2 (ko) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5235550A (en) * | 1991-05-16 | 1993-08-10 | Micron Technology, Inc. | Method for maintaining optimum biasing voltage and standby current levels in a DRAM array having repaired row-to-column shorts |
JP3358030B2 (ja) * | 1993-01-22 | 2002-12-16 | 日本テキサス・インスツルメンツ株式会社 | 半導体メモリ装置及びその初期化方法 |
IT1286072B1 (it) * | 1996-10-31 | 1998-07-07 | Sgs Thomson Microelectronics | Equalizzatore autoregolato,in particolare per amplificatore di rilevamento,o sense amplifier |
JP2000036194A (ja) * | 1998-07-16 | 2000-02-02 | Nec Corp | 半導体記憶装置 |
US20090312626A1 (en) * | 2008-06-12 | 2009-12-17 | Hanrahan Christopher J | Articles and methods for improving mri imaging |
KR101155451B1 (ko) | 2011-08-31 | 2012-06-15 | 테세라, 인코포레이티드 | Dram 보안 소거 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60253093A (ja) * | 1984-05-30 | 1985-12-13 | Fujitsu Ltd | 半導体記憶装置 |
US4780850A (en) * | 1986-10-31 | 1988-10-25 | Mitsubishi Denki Kabushiki Kaisha | CMOS dynamic random access memory |
JPS6457490A (en) * | 1987-08-28 | 1989-03-03 | Mitsubishi Electric Corp | Dynamic ram |
JPH0283892A (ja) * | 1988-09-20 | 1990-03-23 | Fujitsu Ltd | 半導体記憶装置 |
JPH07118196B2 (ja) * | 1988-12-28 | 1995-12-18 | 株式会社東芝 | スタティック型半導体メモリ |
-
1990
- 1990-07-23 JP JP2194666A patent/JP2963504B2/ja not_active Expired - Fee Related
-
1991
- 1991-06-21 KR KR1019910010346A patent/KR960011555B1/ko not_active IP Right Cessation
- 1991-07-17 US US07/731,337 patent/US5255223A/en not_active Expired - Lifetime
- 1991-07-23 EP EP91112353A patent/EP0468463B1/en not_active Expired - Lifetime
- 1991-07-23 DE DE69124022T patent/DE69124022T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5255223A (en) | 1993-10-19 |
DE69124022D1 (de) | 1997-02-20 |
EP0468463A2 (en) | 1992-01-29 |
EP0468463B1 (en) | 1997-01-08 |
JP2963504B2 (ja) | 1999-10-18 |
EP0468463A3 (en) | 1993-05-12 |
DE69124022T2 (de) | 1997-08-14 |
JPH0482081A (ja) | 1992-03-16 |
KR960011555B1 (ko) | 1996-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100272163B1 (ko) | 대기용어레이전압발생기를갖는반도체메모리장치 | |
KR970051182A (ko) | 반도체 기억 장치 | |
KR890017706A (ko) | 다이나믹형 반도체 기억장치 | |
KR970012737A (ko) | 고집적 반도체 메모리 장치의 데이타 센싱 회로 | |
KR920008768A (ko) | 반도체기억장치 | |
KR900019037A (ko) | 동작전원 전압으로써 복수의 정격 전압을 가지는 다이나믹, 랜덤, 액세스, 메모리 | |
KR920001542A (ko) | 감지 증폭기를 갖는 반도체 메모리 | |
KR870004449A (ko) | Ram내의 데이타 라인 사전 충전 | |
KR850003044A (ko) | 반도체 기억장치 및 그것을 사용한 시스템 | |
KR920010638A (ko) | 반도체 기억장치 | |
KR890010909A (ko) | 반도체 메모리 회로 | |
KR930018582A (ko) | 반도체 메모리장치의 비트라인 분리클럭 저너레이터 | |
KR910020729A (ko) | 반도체 기억회로 | |
KR980005007A (ko) | 데이터 센싱을 위한 반도체 장치 | |
KR870004448A (ko) | Dram 복원 시스템 | |
KR940007883A (ko) | 반도체 기억장치 | |
KR920003309A (ko) | 반도체 기억 장치 | |
KR880008336A (ko) | 반도체 집적회로 장치 | |
KR920003311A (ko) | 메모리 장치 | |
KR880004376A (ko) | 반도체 기억장치 | |
KR930001229A (ko) | 반도체 메모리 장치 | |
KR920013454A (ko) | 반도체 기억장치 | |
KR840005888A (ko) | 반도체 기억장치(半導體記憶置裝) | |
KR970067366A (ko) | 복수 비트 데이타를 기억하는 메모리 셀을 가진 디램 | |
KR850003045A (ko) | 라인 절환 회로 및 그를 사용한 반도체 메모리 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20010816 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |