KR940010082A - 반도체메모리장치의 데이타출력버퍼 - Google Patents

반도체메모리장치의 데이타출력버퍼 Download PDF

Info

Publication number
KR940010082A
KR940010082A KR1019920018132A KR920018132A KR940010082A KR 940010082 A KR940010082 A KR 940010082A KR 1019920018132 A KR1019920018132 A KR 1019920018132A KR 920018132 A KR920018132 A KR 920018132A KR 940010082 A KR940010082 A KR 940010082A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
clock
signal
output
Prior art date
Application number
KR1019920018132A
Other languages
English (en)
Other versions
KR950012019B1 (ko
Inventor
박철우
최원호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920018132A priority Critical patent/KR950012019B1/ko
Priority to JP24836093A priority patent/JP3871148B2/ja
Priority to US08/130,131 priority patent/US5384735A/en
Publication of KR940010082A publication Critical patent/KR940010082A/ko
Application granted granted Critical
Publication of KR950012019B1 publication Critical patent/KR950012019B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Abstract

외부에서 공급되는 일정주기의 클럭을 사용하며 어드레스에 의해 지정된 메모리셀로부터 데이타를 읽기 위해 센스앰프를 사용하는 반도체메모리장치에 있어서, 상기 클럭으로부터 적어도 둘이상의 서로다른 지연시간을 설정하는 적어도 둘이상의 지연수단과, 상기 지연수단으로부터 출력되는 신호들을 입력하며 소정의 제어신호에 의해 상기 신호들중 하나를 선택하는 선택수단과, 상기 선택수단으로부허 출력되는 신호에 의해 상기 센스앰프로부터 출력된 데이타를 받는 데이타출력버퍼를 구비함을 특징으로 하는 반도체메모리장치.

Description

반도체메모리장치의 데이타출력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도(A)는 본 발명에 따른 데이타출력버퍼제어신호를 발생하는 회로도이다,
제2도(B)는 본 발명에 따른 데이타출력버퍼의 회로도이다.

Claims (8)

  1. 외부에서 공급되는 일정주기의 클럭을 사용하는 반도체메모리장치에 있어서, 상기 클럭으로부터 적어도 둘이상의 지연시간을 설정하는 적어도 둘이상의 지연수단들과, 상기 지연수단들으로부터 출력되는 신호들을 입력하며 소정의 제어신호에 의해 상기 신호들중 하나를 선택하는 선택수단과, 상기 선택수단으로부터 출력된 신호에 의해 출력데이타의 전송이 제어되는 데이타출력버퍼를 구비함을 특징으로 하는 반도체메모리장치.
  2. 제1항에 있어서, 상기 소정의 제어신호가 어드레스조합에 의해 만들어짐을 특징으로 하는 반도체메모리장치.
  3. 제1항에 있어서, 상기 선택수단으로부터 출력되는 신호가 상기 클럭에 동기됨을 특징으로 하는 반도체메모리장치.
  4. 외부에서 공급되는 일정주기의 클럭과 어드레스스트로우브신호를 사용하며 데이타출력버퍼를 가지는 반도체메모리장치에 있어서, 상기 데이타출력버퍼를 제어하는 신호가 상기 어드레스스트로우브신호가 입력된 후 상기 클럭에 응답하여 발생되며, 상기 클럭으로부터 적어도 둘이상의 서로다른 지연시간을 설정하는 적어도 둘이상의 지연수단들과, 상기 지연수단으로부터 출력되는 신호들을 입력하며 소정의 제어신호에 의해 상기 신호들중 하나를 선택하는 선택수단을 구비함을 특징으로 하는 반도체메모리장치.
  5. 제4항에 있어서, 상기 소정의 제어신호가 어드레스조합에 의해 만들어짐을 특징으로 하는 반도체메모리장치.
  6. 제4항에 있어서, 상기 선택수단으로부터 출력되는 신호가 상기 클럭에 동기됨을 특징으로 하는 반도체메모리장치.
  7. 외부에서 공급되는 일정주기의 클럭을 사용하며 어드레스에 의해 지정된 메모리셀로부터 데이타를 읽기 위해 센스앰프를 사용하는 반도체메모리장치에 있어서, 상기 클럭으로부터 적어도 둘이상의 서로다른 지연시간을 설정하는 적어도 둘이상의 지연수단들과, 상기 지연수단으로부터 출력되는 신호들을 입력하며 소정의 제어신호에 의해 상기 신호들중 하나를 선택하는 선택수단과, 상기 선택수단으로 부터 출력되는 신호에 의해 상기 센스앰프로부터 출력된 데이타를 받는 데이타출력버퍼를 구비함을 특징으로 하는 반도체메모리장치.
  8. 제7항에 있어서, 상기 데이타출력버퍼가, 상기 선택수단으로부터 출력되는 신호로부터 출력되는 신호에 의해 입력된 데이타를 일시저장하는 래치회로를 더 구비함을 특징으로 하는 반도체메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920018132A 1992-10-02 1992-10-02 반도체메모리장치의 데이타출력버퍼 KR950012019B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920018132A KR950012019B1 (ko) 1992-10-02 1992-10-02 반도체메모리장치의 데이타출력버퍼
JP24836093A JP3871148B2 (ja) 1992-10-02 1993-10-04 半導体メモリ装置のデータ出力バッファ
US08/130,131 US5384735A (en) 1992-10-02 1993-10-04 Data output buffer of a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920018132A KR950012019B1 (ko) 1992-10-02 1992-10-02 반도체메모리장치의 데이타출력버퍼

Publications (2)

Publication Number Publication Date
KR940010082A true KR940010082A (ko) 1994-05-24
KR950012019B1 KR950012019B1 (ko) 1995-10-13

Family

ID=19340549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920018132A KR950012019B1 (ko) 1992-10-02 1992-10-02 반도체메모리장치의 데이타출력버퍼

Country Status (3)

Country Link
US (1) US5384735A (ko)
JP (1) JP3871148B2 (ko)
KR (1) KR950012019B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363094B1 (ko) * 2000-09-20 2002-12-05 삼성전자 주식회사 전력소모 및 면적을 최소화할 수 있는 출력드라이버
KR100401510B1 (ko) * 2001-06-15 2003-10-17 주식회사 하이닉스반도체 입력 데이타 래치 조절회로

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9007791D0 (en) * 1990-04-06 1990-06-06 Foss Richard C High voltage boosted wordline supply charge pump and regulator for dram
USRE40552E1 (en) 1990-04-06 2008-10-28 Mosaid Technologies, Inc. Dynamic random access memory using imperfect isolating transistors
GB9007790D0 (en) * 1990-04-06 1990-06-06 Lines Valerie L Dynamic memory wordline driver scheme
US5331593A (en) * 1993-03-03 1994-07-19 Micron Semiconductor, Inc. Read circuit for accessing dynamic random access memories (DRAMS)
KR960004567B1 (ko) * 1994-02-04 1996-04-09 삼성전자주식회사 반도체 메모리 장치의 데이타 출력 버퍼
JPH07326191A (ja) * 1994-05-31 1995-12-12 Mitsubishi Electric Corp 半導体記憶装置
US5796673A (en) 1994-10-06 1998-08-18 Mosaid Technologies Incorporated Delay locked loop implementation in a synchronous dynamic random access memory
US5450356A (en) * 1994-10-25 1995-09-12 At&T Corp. Programmable pull-up buffer
US5557581A (en) * 1995-04-10 1996-09-17 Sun Microsystems, Inc. Logic and memory circuit with reduced input-to-output signal propagation delay
US5784047A (en) * 1995-04-28 1998-07-21 Intel Corporation Method and apparatus for a display scaler
JPH0973775A (ja) * 1995-09-01 1997-03-18 Mitsubishi Electric Corp 半導体記憶装置
US5758188A (en) * 1995-11-21 1998-05-26 Quantum Corporation Synchronous DMA burst transfer protocol having the peripheral device toggle the strobe signal such that data is latched using both edges of the strobe signal
KR0164807B1 (ko) * 1995-12-22 1999-02-01 김광호 반도체 메모리 장치의 데이타 출력버퍼 제어회로
US6209071B1 (en) 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
JP3565984B2 (ja) * 1996-05-14 2004-09-15 三菱電機株式会社 データ保持回路およびバッファ回路
KR100206921B1 (ko) * 1996-07-22 1999-07-01 구본준 출력버퍼회로
TW328661B (en) * 1996-07-26 1998-03-21 Oki Electric Ind Co Ltd The semiconductor apparatus
KR100211149B1 (ko) * 1996-12-24 1999-07-15 윤종용 반도체 메모리 장치의 데이터 출력버퍼 제어회로
JP3716080B2 (ja) * 1997-08-28 2005-11-16 エルピーダメモリ株式会社 半導体記憶装置の出力回路
US6041417A (en) * 1998-06-04 2000-03-21 Hewlett-Packard Company Method and apparatus for synchronizing data received in an accelerated graphics port of a graphics memory system
JP2000163965A (ja) 1998-11-27 2000-06-16 Mitsubishi Electric Corp 同期型半導体記憶装置
JP2001052498A (ja) * 1999-08-05 2001-02-23 Toshiba Corp 半導体記憶装置
KR100311044B1 (ko) 1999-10-05 2001-10-18 윤종용 클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법
JP4613378B2 (ja) * 1999-11-01 2011-01-19 富士通セミコンダクター株式会社 半導体集積回路
US6438040B1 (en) * 2000-07-31 2002-08-20 Stmicroelectronics S.R.L. Enabling circuit for output devices in electronic memories
KR100382985B1 (ko) * 2000-12-27 2003-05-09 주식회사 하이닉스반도체 반도체 메모리의 데이터 출력회로 및 그 방법
JP2003281890A (ja) * 2002-03-25 2003-10-03 Mitsubishi Electric Corp 同期型半導体記憶装置
DE10302128B3 (de) * 2003-01-21 2004-09-09 Infineon Technologies Ag Pufferverstärkeranordnung
US11948629B2 (en) 2005-09-30 2024-04-02 Mosaid Technologies Incorporated Non-volatile memory device with concurrent bank operations
US7652922B2 (en) 2005-09-30 2010-01-26 Mosaid Technologies Incorporated Multiple independent serial link memory
WO2007036050A1 (en) 2005-09-30 2007-04-05 Mosaid Technologies Incorporated Memory with output control
US7688652B2 (en) * 2007-07-18 2010-03-30 Mosaid Technologies Incorporated Storage of data in memory via packet strobing
US8825939B2 (en) * 2007-12-12 2014-09-02 Conversant Intellectual Property Management Inc. Semiconductor memory device suitable for interconnection in a ring topology
US8825967B2 (en) 2011-12-08 2014-09-02 Conversant Intellectual Property Management Inc. Independent write and read control in serially-connected devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115092A (ja) * 1983-11-28 1985-06-21 Nec Corp 半導体記憶回路
US4663741A (en) * 1984-10-16 1987-05-05 Trilogy Systems Corporation Strobed access semiconductor memory system

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100363094B1 (ko) * 2000-09-20 2002-12-05 삼성전자 주식회사 전력소모 및 면적을 최소화할 수 있는 출력드라이버
KR100401510B1 (ko) * 2001-06-15 2003-10-17 주식회사 하이닉스반도체 입력 데이타 래치 조절회로

Also Published As

Publication number Publication date
US5384735A (en) 1995-01-24
JPH06215575A (ja) 1994-08-05
KR950012019B1 (ko) 1995-10-13
JP3871148B2 (ja) 2007-01-24

Similar Documents

Publication Publication Date Title
KR940010082A (ko) 반도체메모리장치의 데이타출력버퍼
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
JP2590122B2 (ja) 半導体メモリ
KR880011801A (ko) 반도체 기억장치
KR930010985A (ko) 저전력 데이타 리텐션 기능을 가지는 반도체 메모리장치
KR970029850A (ko) 반도체 메모리 디바이스
KR950026113A (ko) 반도체 메모리 장치의 데이타 출력버퍼
KR910001771A (ko) 반도체 메모리 장치
TW430806B (en) Memory device having row decoder
KR950034777A (ko) 반도체 기억장치
KR100355229B1 (ko) 카스 명령의 동작 지연 기능을 구비한 반도체 메모리 장치및 이에 적용되는 버퍼와 신호전송 회로
US6094380A (en) Memory device with a data output buffer and the control method thereof
KR930001229A (ko) 반도체 메모리 장치
KR900017291A (ko) 지연 회로
KR930005366A (ko) 유효 데이타만을 출력하는 장치 및 방법과 메모리 장치
KR950024431A (ko) 스태틱 램(sram)의 어드레스 입력회로
KR20050011954A (ko) 애디티브레이턴시를 갖는 반도체 메모리 소자
KR970012718A (ko) 동기 반도체 메모리 장치
JPS5538604A (en) Memory device
KR890017658A (ko) 전자악기의 adsr 데이터 출력 제어시스템
KR950012457A (ko) 반도체 기억소자의 어드레스 입력장치
KR960038980A (ko) 반도체 메모리장치
KR900019035A (ko) Dram형 집적반도체 메모리의 평가기 회로와 평가기 전위를 이용한 메모리 동작방법
KR970067357A (ko) 워드라인 인에이블 시간 조절이 가능한 반도체 메모리장치
KR930001209A (ko) 고속동작을 갖는 어드레스 입력 버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110930

Year of fee payment: 17

EXPY Expiration of term