JP3871148B2 - 半導体メモリ装置のデータ出力バッファ - Google Patents
半導体メモリ装置のデータ出力バッファ Download PDFInfo
- Publication number
- JP3871148B2 JP3871148B2 JP24836093A JP24836093A JP3871148B2 JP 3871148 B2 JP3871148 B2 JP 3871148B2 JP 24836093 A JP24836093 A JP 24836093A JP 24836093 A JP24836093 A JP 24836093A JP 3871148 B2 JP3871148 B2 JP 3871148B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- control signal
- memory device
- data output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000007493 shaping process Methods 0.000 claims description 23
- 230000008859 change Effects 0.000 claims description 13
- 230000004044 response Effects 0.000 claims 6
- 230000001360 synchronised effect Effects 0.000 claims 1
- 230000004913 activation Effects 0.000 description 12
- 230000000630 rising effect Effects 0.000 description 10
- 230000005540 biological transmission Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000001934 delay Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/106—Data output latches
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Electronic Switches (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体メモリ装置に関し、特に、外部から印加される一定周期のクロック信号を使用する半導体メモリ装置のデータ出力バッファに関するものである。
【０００２】
【従来の技術】
半導体メモリ装置において、読出／書込メモリとして代表的なダイナミックＲＡＭは、基本的に、行アドレスストローブ信号をチップの外部から入力してデータの読出及び書込動作を遂行する。
【０００３】
図５及び図６を参照して、従来の技術によるダイナミックＲＡＭのデータ出力過程を説明する。行アドレスストローブ信号バーＲＡＳが論理“ロウ”の状態に活性化された後に行アドレス信号ＲＡが入力され、そして、行アドレスストローブ信号バーＲＡＳがアクティブサイクルに入った以後、列アドレスストローブ信号バーＣＡＳが論理“ロウ”の状態に活性化されると、列アドレス信号ＣＡが入力される。これによって、該当するアドレスで指定されるメモリセルに記憶されたデータがセンスアンプを介して感知され、データ出力バッファを通じて出力される。
【０００４】
このとき、このデータ出力バッファ内では、出力活性化信号バーＯＥに従ってデータ経路が遮断又は連結される。この出力活性化信号バーＯＥは、チップ外部の中央処理装置（ＣＰＵ）からチップ内に供給される制御クロック信号と、チップ内のデータ感知状態に関する信号とを利用して得られる。これは、当該分野でよく知られた技術である。
【０００５】
通常の半導体メモリ装置、例えばダイナミックＲＡＭにおいて、行アドレスストローブ信号バーＲＡＳが活性化された後に出力データが発生されるまでの時間ｔRAC は、ほぼ一定となっている。同様に、列アドレスストローブ信号バーＣＡＳが活性化された後に出力データが発生されるまでの時間ｔCAC も、一定となっている。これは、行アドレスストローブ信号バーＲＡＳによって行アドレス信号ＲＡが入力され、列アドレスストローブ信号バーＣＡＳによって列アドレス信号ＣＡが入力された後、指定されたメモリセルからデータが感知され、出力データとして発生するまでの過程が、順次に進行するビットライン及びデータバスへの信号転送によって行われるためである。
【０００６】
このようなデータ伝送上の根本的な特性のため、実際に有効な出力データをデータ出力バッファを通じて発生させるためには、時間ｔRAC に合わせて、出力活性化信号バーＯＥによりデータ出力バッファが駆動されなければならない。
【０００７】
通常の非同期式（asynchronous）ダイナミックＲＡＭにおいて、出力活性化信号バーＯＥは、列アドレスストローブ信号バーＣＡＳが活性化された後、一定時間経過してから活性化されるので、データ出力上の誤動作、すなわち、不要なときにデータ出力バッファが駆動されて間違った出力データが発生してしまうようなことはない。要するに、システムクロック信号を使用しない従来の半導体メモリ装置においては、センスアンプを介して転送されるデータがデータ出力バッファの入力側に現れる時点を考慮して、出力活性化信号バーＯＥの活性化時点を設定するので、データの入力時点に合わせてデータ出力バッファを駆動させることができる。
【０００８】
しかしながら、よく知られているように、中央処理装置の動作周波数に比べて、半導体メモリ装置の動作周波数の進歩速度は劣勢にあり、ダイナミックＲＡＭ等の半導体メモリ装置の開発は、動作速度の高速化（又はデータアクセス時間の短縮）を指向する高性能ダイナミックＲＡＭ（high-performanceＤＲＡＭ）においては、中央処理装置から供給されるクロックに同期させて読出及び書込動作を制御する方向に進めるのが望ましい。
【０００９】
このような半導体メモリ装置においては、システムクロック信号の多様なパルス周期に同期させてデータ出力のタイミングを制御しなければならないので、上記の時間ｔCAC に合わせてデータ出力バッファが駆動されるようにする必要がある。
【００１０】
例えば、中央処理装置から供給される３３ＭＨｚから１００ＭＨｚに至る周波数可変範囲を有するシステムクロック信号の中で、６６ＭＨｚのシステムクロック信号が供給されるとき、列アドレスストローブ信号バーＣＡＳが活性化した直後のシステムクロック信号のパルスを第１パルスとして数えると、第２パルスの立上エッジ以後にデータ出力バッファを活性化させるように設計した場合、少なくとも第１パルス及び第２パルスの各立上エッジの間の時間、すなわち１周期に該当する１５ｎｓ以後にデータ出力バッファが駆動される。
【００１１】
一方、１００ＭＨｚのシステムクロック信号が供給されるとき、列アドレスストローブ信号バーＣＡＳが活性化された後のシステムクロック信号の第３パルスの立上エッジ以後に、データ出力バッファを駆動するように設計した場合、少なくとも２周期に該当する時間、すなわち２０ｎｓ以後にデータ出力バッファが駆動される。
【００１２】
ところが、列アドレスストローブ信号バーＣＡＳが活性化された後にデータがデータ出力バッファの入力側に現れる時間が２５ｎｓ、周波数が６６ＭＨｚとなる場合には、データがデータ出力バッファの入力側に現れる前にデータ出力バッファが早めに駆動されてしまうことになり、出力データの誤りが発生する。
【００１３】
【発明が解決しようとする課題】
したがって本発明の目的は、多様な周波数のシステムクロック信号を使用する半導体メモリ装置において、システムクロック信号の周波数に関係なく安定したデータ出力動作を遂行できるデータ出力バッファを提供することにある。
【００１４】
また、本発明の他の目的は、多様な周波数のシステムクロック信号を使用する半導体メモリ装置について、システムクロック信号の周波数に関係なく安定したデータ出力動作を遂行することができるデータ出力バッファ制御装置及びデータ出力バッファを有する半導体メモリ装置を提供することにある。
【００１５】
【課題を解決するための手段】
このような目的を達成するために本発明は、特に、外部から供給される一定周期のクロック信号を使用すると共に、アドレスによって指定されるメモリセルからデータを読出すためにセンスアンプを有する半導体メモリ装置について、前記クロック信号を基に、論理状態の変化を２以上の異なる時点で設定可能な制御信号を発生するための２つ以上の遅延手段と、制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段と、該制御信号に応じて、センスアンプから出力されるデータが入力されるデータ出力バッファと、を備えるようにすることを大きな特徴とする。
【００１６】
また、前記データ出力バッファに、制御信号に応じて入力されるデータを一時貯蔵するラッチ回路を備えることを特徴とする。
【００１７】
【実施例】
以下、本発明の好適な実施例を添付の図面を参照して詳細に説明する。
【００１８】
図１は、図２に示すようなデータ出力バッファを制御するための本発明に係る制御回路の一例を示す回路図である。この図１に示すように、本発明による制御回路１００は、チップの外部から印加されるシステムクロック信号ＳＣを入力とするパルス成形部１０と、パルス成形部１０の出力を所定時間遅延させる第１遅延部２０と、パルス成形部１０及び第１遅延部２０からの２つの出力を、選択信号としての列アドレス組合せ信号ＣＬ２により制御される伝送ゲートＴＧ１及びＴＧ２を介することで、いずれか一方を選択的に伝送する選択部３０と、選択部３０の出力を所定時間遅延させて、データ出力バッファに供給される制御信号ＳＣＤＯを発生する第２遅延部３５とから構成される。
【００１９】
パルス成形部１０は、この例では、５個の直列接続されたインバータＩ１〜Ｉ５と、システムクロック信号ＳＣ及びインバータＩ５の出力を入力とするＮＡＮＤゲートＮＤ１とを備えている。それにより、システムクロック信号ＳＣの所定の変化点（この実施例の場合システムクロック信号ＳＣの論理“ハイ”への上昇点）から、インバータＩ１〜Ｉ５に応じた時間（すなわちインバータの数に応じた時間）で論理状態の変化する信号を発生する。尚、パルス成形部１０に入力される信号は、この例ではシステムクロック信号ＳＣとされているが、このシステムクロック信号ＳＣから得られた一定の周期を有する内部のクロック信号を使用することもできる。
【００２０】
また、列アドレス組合せ信号ＣＬ２は、列アドレスストローブ信号バーＣＡＳが活性化された後、システムクロック信号ＳＣの第２パルス（前述と同様に信号バーＣＡＳの活性化直後のパルスを第１パルスとした場合）の立上エッジ以後から出力データを発生させるということを意味する（「待ち時間“latency ”」) 信号であって、列アドレスストローブ信号バーＣＡＳの入力により有効に入力された列アドレス信号の組合せによって得られるものである。
【００２１】
さらに、図２に示すように、データ出力バッファの制御信号ＳＣＤＯは、データ出力バッファに待ち時間情報を知らせる待ち時間情報信号ＹＥＰと共に入力される。この待ち時間情報信号ＹＥＰは、アドレスが入力されてから、列アドレスストローブ信号バーＣＡＳが活性化された後のシステムクロック信号ＳＣの何番目のパルスの立上エッジに同期して出力データを発生させるかを、データ出力バッファに知らせる信号で、システムクロック信号ＳＣの第１パルスの立上エッジ（又は第１の周期の開始点）に該当する場合を除いて、論理“ロウ”の状態にある。
【００２２】
したがって、制御信号ＳＣＤＯは、この例において、列アドレスストローブ信号バーＣＡＳが論理“ロウ”の状態にエネーブルとされた後、システムクロック信号ＳＣの第２パルスの上昇点でエネーブルとされる条件を有している。列アドレスストローブ信号バーＣＡＳが継続して論理“ハイ”の状態を維持するとき、すなわち、プリチャージの状態にあるときには、制御信号ＳＣＤＯは、所定の手段（図示を省略）により、論理“ロウ”の状態に維持されるようになっている。
【００２３】
図２は、本発明に係るデータ出力バッファ２００の構成例を示す回路図である。次に、このデータ出力バッファ２００について説明する。
【００２４】
待ち時間情報信号ＹＥＰ及び制御信号ＳＣＤＯを入力とするＮＯＲゲートＮＲ１の出力は、センスアンプ（図示せず）から出力されるデータＤＯ及び相補データバーＤＯをそれぞれ入力とする伝送ゲートＴＧ３及びＴＧ４で構成されたデータ入力部４０を制御する。
【００２５】
データ入力部４０の伝送ゲートＴＧ３及びＴＧ４の出力は、それぞれラッチ部４５及び４６で一時貯蔵されてから、データＤＯ、バーＤＯをそれぞれ駆動するためのドライバ５０及び６０に伝送される。ドライバ５０のプルアップトランジスタＰＴ１は、供給電圧として、半導体メモリ装置内から昇圧された電圧Ｖｐｐを使用するようになっているが、これは、出力用プルアップトランジスタＮＴ３のゲート電位を十分に上昇させ、電源電圧Ｖｃｃが、データ出力ノード２０１に十分に供給されるようにするためである。また、ドライバ５０、６０の信号伝送を制御するデータ出力信号ＨＺは、図５に示す従来例に適用されているデータ出力バッファの出力活性化信号バーＯＥと同じ機能を有する。
【００２６】
以下、図３及び図４を参照して、この実施例のデータ出力状態を説明する。
【００２７】
図３に示すタイミング図は、図１に示した列アドレス組合せ信号ＣＬ２が論理“ハイ”の状態となる場合、すなわち、待ち時間が“２”であり、システムクロック信号ＳＣの周波数範囲が３３〜６６ＭＨｚである場合のデータ出力制御状態を示す。
【００２８】
論理“ハイ”の状態となる列アドレス組合せ信号ＣＬ２により、伝送ゲートＴＧ１がＯＮとなるので、制御信号ＳＣＤＯは、パルス成形部１０→第１遅延部２０→伝送ゲートＴＧ１→第２遅延部３５を通じて発生される。したがって、列アドレスストローブ信号バーＣＡＳが論理“ロウ”の状態に活性化された後、システムクロック信号ＳＣの第２パルスの立上エッジ（又はシステムクロック信号ＳＣの第１の周期終了点、すなわち第２パルスの上昇点）から、第１、第２遅延部２０、３５による所定の遅延時間ｔD の後に、制御信号ＳＣＤＯが論理“ハイ”の状態に活性化される。
【００２９】
列アドレス組合せ信号ＣＬ２が論理“ハイ”の状態となる、すなわち、待ち時間が“２”である場合には、待ち時間情報信号ＹＥＰは論理“ロウ”の状態なので、データ出力バッファ２００のＮＯＲゲートＮＲ１の出力は、制御信号ＳＣＤＯの論理“ハイ”の状態のパルスによって論理“ロウ”の状態となる。この制御信号ＳＣＤＯの論理“ハイ”の状態のパルスは、パルス成形部１０によって決定される短いパルス幅を有するので、その短いパルス幅に応じた時間だけ、データ入力部４０の伝送ゲートＴＧ３及びＴＧ４はＯＮとなる。そして、その制御信号ＳＣＤＯが論理“ハイ”の状態で印加される短い時間の間に、センスアンプから供給されたデータＤＯ、バーＤＯがラッチ回路４５及び４６にそれぞれ供給され、一時貯蔵される。その後、データ出力信号ＨＺが論理“ハイ”の状態に活性化されることによって、出力データＤOUT が発生される。
【００３０】
図３に示すタイミング図の制御信号ＳＣＤＯの波形で、点線で示された論理“ハイ”の状態のパルスは、上述の従来例における問題が起こる場合の例で、図１及び図２に示した本発明に係る構成を使用しない場合（すなわち、この場合第１遅延部２０を備えない）の状態を示している。
【００３１】
結果的に、制御信号ＳＣＤＯの発生にかかる時間ｔA がおよそ３０ｎｓの場合、この時間ｔA に合わせてデータ出力バッファを駆動することが可能となる。
【００３２】
一方、図４に示すタイミング図は、図１に示した列アドレス組合せ信号ＣＬ２が論理“ロウ”の状態の場合、すなわち、待ち時間が“３”で、システムクロック信号ＳＣの周波数範囲が６６〜１００ＭＨｚの場合のデータ出力制御状態を示す。
【００３３】
列アドレス組合せ信号ＣＬ２が論理“ロウ”の状態なので、伝送ゲートＴＧ２がＯＮとなるため、制御信号ＳＣＤＯは、パルス成形部１０→伝送ゲートＴＧ２→第２遅延部３５を通じて伝送され、列アドレスストローブ信号バーＣＡＳが活性化された後のシステムクロック信号ＳＣの第３パルスの立上エッジ以後（又はシステムクロック信号の第２の周期終了点以後）に、上述と同様に短い期間の間、論理“ハイ”の状態に活性化される。
【００３４】
そして、図３に示す場合と同様に、待ち時間情報信号ＹＥＰが論理“ロウ”の状態であるので、論理“ハイ”の状態の制御信号ＳＣＤＯによって、データ出力バッファ２００のデータ入力部４０が駆動される。その後のデータ出力バッファ２００内における過程は、図３の場合と同じである。
【００３５】
結局、図４に示すように待ち時間が“３”で、１００ＭＨｚの周波数を有するシステムクロック信号ＳＣが印加される場合、制御信号ＳＣＤＯの発生にかかる時間ｔA がおよそ３０ｎｓであるので、図３の場合のように、第１遅延部２０を通じて遅延を行わなくても、３０ｎｓの時間ｔA に合わせてデータ出力バッファを駆動することができる。
【００３６】
以上より分かるように、制御信号ＳＣＤＯを発生する制御回路１００は、システムクロック信号ＳＣの周波数の高低に関係なく、半導体メモリ装置内で一定に発生する列アドレスストローブ信号バーＣＡＳの活性化以後、データが出力バッファの入力側に現れる時点に合うようにして、データ出力バッファを制御できることになる。
【００３７】
【発明の効果】
以上述べてきたように本発明は、一定周期のシステムクロック信号を使用する半導体メモリ装置において、中央処理装置から供給されるシステムクロック信号の周波数に無関係に、希望の時点で出力データを発生させることを可能とできるので、データ出力動作の信頼性が一層向上するようになるという効果がある。
【図面の簡単な説明】
【図１】本発明に係るデータ出力バッファの制御信号を発生する回路を示す回路図。
【図２】本発明に係るデータ出力バッファの回路図。
【図３】図１に示す回路において、データ出力バッファの制御信号が第１遅延部を介して発生される場合のデータ出力状態を示すタイミング図。
【図４】図１に示す回路において、データ出力バッファ制御信号がパルス成形部のみを介して発生される場合のデータ出力状態を示すタイミング図。
【図５】従来のダイナミックＲＡＭにおけるデータ出力過程を示すタイミング図。
【図６】従来のダイナミックＲＡＭで使用されるデータ出力バッファの回路図。
【符号の説明】
１００ 制御回路
１０ パルス成形部
２０ 第１遅延部
３０ 選択部
３５ 第２遅延部
２００ データ出力バッファ
４０ データ入力部
４５、４６ ラッチ部
５０、６０ ドライバ
２０１ 出力ノード
ＳＣＤＯ 制御信号
【産業上の利用分野】
本発明は半導体メモリ装置に関し、特に、外部から印加される一定周期のクロック信号を使用する半導体メモリ装置のデータ出力バッファに関するものである。
【０００２】
【従来の技術】
半導体メモリ装置において、読出／書込メモリとして代表的なダイナミックＲＡＭは、基本的に、行アドレスストローブ信号をチップの外部から入力してデータの読出及び書込動作を遂行する。
【０００３】
図５及び図６を参照して、従来の技術によるダイナミックＲＡＭのデータ出力過程を説明する。行アドレスストローブ信号バーＲＡＳが論理“ロウ”の状態に活性化された後に行アドレス信号ＲＡが入力され、そして、行アドレスストローブ信号バーＲＡＳがアクティブサイクルに入った以後、列アドレスストローブ信号バーＣＡＳが論理“ロウ”の状態に活性化されると、列アドレス信号ＣＡが入力される。これによって、該当するアドレスで指定されるメモリセルに記憶されたデータがセンスアンプを介して感知され、データ出力バッファを通じて出力される。
【０００４】
このとき、このデータ出力バッファ内では、出力活性化信号バーＯＥに従ってデータ経路が遮断又は連結される。この出力活性化信号バーＯＥは、チップ外部の中央処理装置（ＣＰＵ）からチップ内に供給される制御クロック信号と、チップ内のデータ感知状態に関する信号とを利用して得られる。これは、当該分野でよく知られた技術である。
【０００５】
通常の半導体メモリ装置、例えばダイナミックＲＡＭにおいて、行アドレスストローブ信号バーＲＡＳが活性化された後に出力データが発生されるまでの時間ｔRAC は、ほぼ一定となっている。同様に、列アドレスストローブ信号バーＣＡＳが活性化された後に出力データが発生されるまでの時間ｔCAC も、一定となっている。これは、行アドレスストローブ信号バーＲＡＳによって行アドレス信号ＲＡが入力され、列アドレスストローブ信号バーＣＡＳによって列アドレス信号ＣＡが入力された後、指定されたメモリセルからデータが感知され、出力データとして発生するまでの過程が、順次に進行するビットライン及びデータバスへの信号転送によって行われるためである。
【０００６】
このようなデータ伝送上の根本的な特性のため、実際に有効な出力データをデータ出力バッファを通じて発生させるためには、時間ｔRAC に合わせて、出力活性化信号バーＯＥによりデータ出力バッファが駆動されなければならない。
【０００７】
通常の非同期式（asynchronous）ダイナミックＲＡＭにおいて、出力活性化信号バーＯＥは、列アドレスストローブ信号バーＣＡＳが活性化された後、一定時間経過してから活性化されるので、データ出力上の誤動作、すなわち、不要なときにデータ出力バッファが駆動されて間違った出力データが発生してしまうようなことはない。要するに、システムクロック信号を使用しない従来の半導体メモリ装置においては、センスアンプを介して転送されるデータがデータ出力バッファの入力側に現れる時点を考慮して、出力活性化信号バーＯＥの活性化時点を設定するので、データの入力時点に合わせてデータ出力バッファを駆動させることができる。
【０００８】
しかしながら、よく知られているように、中央処理装置の動作周波数に比べて、半導体メモリ装置の動作周波数の進歩速度は劣勢にあり、ダイナミックＲＡＭ等の半導体メモリ装置の開発は、動作速度の高速化（又はデータアクセス時間の短縮）を指向する高性能ダイナミックＲＡＭ（high-performanceＤＲＡＭ）においては、中央処理装置から供給されるクロックに同期させて読出及び書込動作を制御する方向に進めるのが望ましい。
【０００９】
このような半導体メモリ装置においては、システムクロック信号の多様なパルス周期に同期させてデータ出力のタイミングを制御しなければならないので、上記の時間ｔCAC に合わせてデータ出力バッファが駆動されるようにする必要がある。
【００１０】
例えば、中央処理装置から供給される３３ＭＨｚから１００ＭＨｚに至る周波数可変範囲を有するシステムクロック信号の中で、６６ＭＨｚのシステムクロック信号が供給されるとき、列アドレスストローブ信号バーＣＡＳが活性化した直後のシステムクロック信号のパルスを第１パルスとして数えると、第２パルスの立上エッジ以後にデータ出力バッファを活性化させるように設計した場合、少なくとも第１パルス及び第２パルスの各立上エッジの間の時間、すなわち１周期に該当する１５ｎｓ以後にデータ出力バッファが駆動される。
【００１１】
一方、１００ＭＨｚのシステムクロック信号が供給されるとき、列アドレスストローブ信号バーＣＡＳが活性化された後のシステムクロック信号の第３パルスの立上エッジ以後に、データ出力バッファを駆動するように設計した場合、少なくとも２周期に該当する時間、すなわち２０ｎｓ以後にデータ出力バッファが駆動される。
【００１２】
ところが、列アドレスストローブ信号バーＣＡＳが活性化された後にデータがデータ出力バッファの入力側に現れる時間が２５ｎｓ、周波数が６６ＭＨｚとなる場合には、データがデータ出力バッファの入力側に現れる前にデータ出力バッファが早めに駆動されてしまうことになり、出力データの誤りが発生する。
【００１３】
【発明が解決しようとする課題】
したがって本発明の目的は、多様な周波数のシステムクロック信号を使用する半導体メモリ装置において、システムクロック信号の周波数に関係なく安定したデータ出力動作を遂行できるデータ出力バッファを提供することにある。
【００１４】
また、本発明の他の目的は、多様な周波数のシステムクロック信号を使用する半導体メモリ装置について、システムクロック信号の周波数に関係なく安定したデータ出力動作を遂行することができるデータ出力バッファ制御装置及びデータ出力バッファを有する半導体メモリ装置を提供することにある。
【００１５】
【課題を解決するための手段】
このような目的を達成するために本発明は、特に、外部から供給される一定周期のクロック信号を使用すると共に、アドレスによって指定されるメモリセルからデータを読出すためにセンスアンプを有する半導体メモリ装置について、前記クロック信号を基に、論理状態の変化を２以上の異なる時点で設定可能な制御信号を発生するための２つ以上の遅延手段と、制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段と、該制御信号に応じて、センスアンプから出力されるデータが入力されるデータ出力バッファと、を備えるようにすることを大きな特徴とする。
【００１６】
また、前記データ出力バッファに、制御信号に応じて入力されるデータを一時貯蔵するラッチ回路を備えることを特徴とする。
【００１７】
【実施例】
以下、本発明の好適な実施例を添付の図面を参照して詳細に説明する。
【００１８】
図１は、図２に示すようなデータ出力バッファを制御するための本発明に係る制御回路の一例を示す回路図である。この図１に示すように、本発明による制御回路１００は、チップの外部から印加されるシステムクロック信号ＳＣを入力とするパルス成形部１０と、パルス成形部１０の出力を所定時間遅延させる第１遅延部２０と、パルス成形部１０及び第１遅延部２０からの２つの出力を、選択信号としての列アドレス組合せ信号ＣＬ２により制御される伝送ゲートＴＧ１及びＴＧ２を介することで、いずれか一方を選択的に伝送する選択部３０と、選択部３０の出力を所定時間遅延させて、データ出力バッファに供給される制御信号ＳＣＤＯを発生する第２遅延部３５とから構成される。
【００１９】
パルス成形部１０は、この例では、５個の直列接続されたインバータＩ１〜Ｉ５と、システムクロック信号ＳＣ及びインバータＩ５の出力を入力とするＮＡＮＤゲートＮＤ１とを備えている。それにより、システムクロック信号ＳＣの所定の変化点（この実施例の場合システムクロック信号ＳＣの論理“ハイ”への上昇点）から、インバータＩ１〜Ｉ５に応じた時間（すなわちインバータの数に応じた時間）で論理状態の変化する信号を発生する。尚、パルス成形部１０に入力される信号は、この例ではシステムクロック信号ＳＣとされているが、このシステムクロック信号ＳＣから得られた一定の周期を有する内部のクロック信号を使用することもできる。
【００２０】
また、列アドレス組合せ信号ＣＬ２は、列アドレスストローブ信号バーＣＡＳが活性化された後、システムクロック信号ＳＣの第２パルス（前述と同様に信号バーＣＡＳの活性化直後のパルスを第１パルスとした場合）の立上エッジ以後から出力データを発生させるということを意味する（「待ち時間“latency ”」) 信号であって、列アドレスストローブ信号バーＣＡＳの入力により有効に入力された列アドレス信号の組合せによって得られるものである。
【００２１】
さらに、図２に示すように、データ出力バッファの制御信号ＳＣＤＯは、データ出力バッファに待ち時間情報を知らせる待ち時間情報信号ＹＥＰと共に入力される。この待ち時間情報信号ＹＥＰは、アドレスが入力されてから、列アドレスストローブ信号バーＣＡＳが活性化された後のシステムクロック信号ＳＣの何番目のパルスの立上エッジに同期して出力データを発生させるかを、データ出力バッファに知らせる信号で、システムクロック信号ＳＣの第１パルスの立上エッジ（又は第１の周期の開始点）に該当する場合を除いて、論理“ロウ”の状態にある。
【００２２】
したがって、制御信号ＳＣＤＯは、この例において、列アドレスストローブ信号バーＣＡＳが論理“ロウ”の状態にエネーブルとされた後、システムクロック信号ＳＣの第２パルスの上昇点でエネーブルとされる条件を有している。列アドレスストローブ信号バーＣＡＳが継続して論理“ハイ”の状態を維持するとき、すなわち、プリチャージの状態にあるときには、制御信号ＳＣＤＯは、所定の手段（図示を省略）により、論理“ロウ”の状態に維持されるようになっている。
【００２３】
図２は、本発明に係るデータ出力バッファ２００の構成例を示す回路図である。次に、このデータ出力バッファ２００について説明する。
【００２４】
待ち時間情報信号ＹＥＰ及び制御信号ＳＣＤＯを入力とするＮＯＲゲートＮＲ１の出力は、センスアンプ（図示せず）から出力されるデータＤＯ及び相補データバーＤＯをそれぞれ入力とする伝送ゲートＴＧ３及びＴＧ４で構成されたデータ入力部４０を制御する。
【００２５】
データ入力部４０の伝送ゲートＴＧ３及びＴＧ４の出力は、それぞれラッチ部４５及び４６で一時貯蔵されてから、データＤＯ、バーＤＯをそれぞれ駆動するためのドライバ５０及び６０に伝送される。ドライバ５０のプルアップトランジスタＰＴ１は、供給電圧として、半導体メモリ装置内から昇圧された電圧Ｖｐｐを使用するようになっているが、これは、出力用プルアップトランジスタＮＴ３のゲート電位を十分に上昇させ、電源電圧Ｖｃｃが、データ出力ノード２０１に十分に供給されるようにするためである。また、ドライバ５０、６０の信号伝送を制御するデータ出力信号ＨＺは、図５に示す従来例に適用されているデータ出力バッファの出力活性化信号バーＯＥと同じ機能を有する。
【００２６】
以下、図３及び図４を参照して、この実施例のデータ出力状態を説明する。
【００２７】
図３に示すタイミング図は、図１に示した列アドレス組合せ信号ＣＬ２が論理“ハイ”の状態となる場合、すなわち、待ち時間が“２”であり、システムクロック信号ＳＣの周波数範囲が３３〜６６ＭＨｚである場合のデータ出力制御状態を示す。
【００２８】
論理“ハイ”の状態となる列アドレス組合せ信号ＣＬ２により、伝送ゲートＴＧ１がＯＮとなるので、制御信号ＳＣＤＯは、パルス成形部１０→第１遅延部２０→伝送ゲートＴＧ１→第２遅延部３５を通じて発生される。したがって、列アドレスストローブ信号バーＣＡＳが論理“ロウ”の状態に活性化された後、システムクロック信号ＳＣの第２パルスの立上エッジ（又はシステムクロック信号ＳＣの第１の周期終了点、すなわち第２パルスの上昇点）から、第１、第２遅延部２０、３５による所定の遅延時間ｔD の後に、制御信号ＳＣＤＯが論理“ハイ”の状態に活性化される。
【００２９】
列アドレス組合せ信号ＣＬ２が論理“ハイ”の状態となる、すなわち、待ち時間が“２”である場合には、待ち時間情報信号ＹＥＰは論理“ロウ”の状態なので、データ出力バッファ２００のＮＯＲゲートＮＲ１の出力は、制御信号ＳＣＤＯの論理“ハイ”の状態のパルスによって論理“ロウ”の状態となる。この制御信号ＳＣＤＯの論理“ハイ”の状態のパルスは、パルス成形部１０によって決定される短いパルス幅を有するので、その短いパルス幅に応じた時間だけ、データ入力部４０の伝送ゲートＴＧ３及びＴＧ４はＯＮとなる。そして、その制御信号ＳＣＤＯが論理“ハイ”の状態で印加される短い時間の間に、センスアンプから供給されたデータＤＯ、バーＤＯがラッチ回路４５及び４６にそれぞれ供給され、一時貯蔵される。その後、データ出力信号ＨＺが論理“ハイ”の状態に活性化されることによって、出力データＤOUT が発生される。
【００３０】
図３に示すタイミング図の制御信号ＳＣＤＯの波形で、点線で示された論理“ハイ”の状態のパルスは、上述の従来例における問題が起こる場合の例で、図１及び図２に示した本発明に係る構成を使用しない場合（すなわち、この場合第１遅延部２０を備えない）の状態を示している。
【００３１】
結果的に、制御信号ＳＣＤＯの発生にかかる時間ｔA がおよそ３０ｎｓの場合、この時間ｔA に合わせてデータ出力バッファを駆動することが可能となる。
【００３２】
一方、図４に示すタイミング図は、図１に示した列アドレス組合せ信号ＣＬ２が論理“ロウ”の状態の場合、すなわち、待ち時間が“３”で、システムクロック信号ＳＣの周波数範囲が６６〜１００ＭＨｚの場合のデータ出力制御状態を示す。
【００３３】
列アドレス組合せ信号ＣＬ２が論理“ロウ”の状態なので、伝送ゲートＴＧ２がＯＮとなるため、制御信号ＳＣＤＯは、パルス成形部１０→伝送ゲートＴＧ２→第２遅延部３５を通じて伝送され、列アドレスストローブ信号バーＣＡＳが活性化された後のシステムクロック信号ＳＣの第３パルスの立上エッジ以後（又はシステムクロック信号の第２の周期終了点以後）に、上述と同様に短い期間の間、論理“ハイ”の状態に活性化される。
【００３４】
そして、図３に示す場合と同様に、待ち時間情報信号ＹＥＰが論理“ロウ”の状態であるので、論理“ハイ”の状態の制御信号ＳＣＤＯによって、データ出力バッファ２００のデータ入力部４０が駆動される。その後のデータ出力バッファ２００内における過程は、図３の場合と同じである。
【００３５】
結局、図４に示すように待ち時間が“３”で、１００ＭＨｚの周波数を有するシステムクロック信号ＳＣが印加される場合、制御信号ＳＣＤＯの発生にかかる時間ｔA がおよそ３０ｎｓであるので、図３の場合のように、第１遅延部２０を通じて遅延を行わなくても、３０ｎｓの時間ｔA に合わせてデータ出力バッファを駆動することができる。
【００３６】
以上より分かるように、制御信号ＳＣＤＯを発生する制御回路１００は、システムクロック信号ＳＣの周波数の高低に関係なく、半導体メモリ装置内で一定に発生する列アドレスストローブ信号バーＣＡＳの活性化以後、データが出力バッファの入力側に現れる時点に合うようにして、データ出力バッファを制御できることになる。
【００３７】
【発明の効果】
以上述べてきたように本発明は、一定周期のシステムクロック信号を使用する半導体メモリ装置において、中央処理装置から供給されるシステムクロック信号の周波数に無関係に、希望の時点で出力データを発生させることを可能とできるので、データ出力動作の信頼性が一層向上するようになるという効果がある。
【図面の簡単な説明】
【図１】本発明に係るデータ出力バッファの制御信号を発生する回路を示す回路図。
【図２】本発明に係るデータ出力バッファの回路図。
【図３】図１に示す回路において、データ出力バッファの制御信号が第１遅延部を介して発生される場合のデータ出力状態を示すタイミング図。
【図４】図１に示す回路において、データ出力バッファ制御信号がパルス成形部のみを介して発生される場合のデータ出力状態を示すタイミング図。
【図５】従来のダイナミックＲＡＭにおけるデータ出力過程を示すタイミング図。
【図６】従来のダイナミックＲＡＭで使用されるデータ出力バッファの回路図。
【符号の説明】
１００ 制御回路
１０ パルス成形部
２０ 第１遅延部
３０ 選択部
３５ 第２遅延部
２００ データ出力バッファ
４０ データ入力部
４５、４６ ラッチ部
５０、６０ ドライバ
２０１ 出力ノード
ＳＣＤＯ 制御信号
Claims (8)
- 外部から供給される一定周期のクロック信号を使用する半導体メモリ装置において、
前記クロック信号の変化点に応じて所定のパルス幅のパルス信号を成形するパルス成形手段と、前記パルス成形手段の出力を基に、論理状態の変化を２以上の異なる時点で設定可能な制御信号を発生するための２つ以上の遅延手段と、制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段と、該制御信号に応じてメモリセルからのデータを受入れてラッチした後、データ出力信号に応じて、前記データに従って出力データを発生するデータ出力バッファと、を備えていることを特徴とする半導体メモリ装置。 - 選択信号は、アドレス信号の組合せによって得られる請求項１記載の半導体メモリ装置。
- 制御信号がクロック信号に同期するようになっている請求項１記載の半導体メモリ装置。
- 外部から供給される一定周期のクロック信号及びアドレスストローブ信号を使用すると共に、データ出力バッファを有する半導体メモリ装置において、
アドレスストローブ信号入力後のクロック信号の変化点に応じて所定のパルス幅のパルス信号を成形するパルス成形手段と、前記パルス成形手段の出力を基に、論理状態の変化を２以上の異なる時点で設定可能な制御信号を発生するための２つ以上の遅延手段と、制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段とを備え、
データ出力バッファが、該制御信号に応じてメモリセルからのデータを受入れてラッチした後、データ出力信号に応じて、前記データに従って出力データを発生するように構成されていることを特徴とする半導体メモリ装置。 - 選択信号は、アドレス信号の組合せによって得られる請求項４記載の半導体メモリ装置。
- 外部から供給される一定周期のクロック信号を使用すると共に、アドレスによって指定されるメモリセルからデータを読出すためにセンスアンプを有する半導体メモリ装置において、
前記クロック信号の変化点に応じて所定のパルス幅のパルス信号を成形するパルス成形手段と、前記パルス成形手段の出力を基に、論理状態の変化を２以上の異なる時点で設定可能な制御信号を発生するための２つ以上の遅延手段と、
制御信号の発生に関与する遅延手段の数を選択信号に応じて選択して制御信号の論理状態の変化時点を設定する選択手段と、
該制御信号に応じて前記センスアンプから出力されるデータを受入れてラッチした後、データ出力信号に応じて、前記データに従って出力データを発生するデータ出力バッファと、を備えていることを特徴とする半導体メモリ装置。 - データ出力バッファは、制御信号に応じて入力されるデータを一時貯蔵するラッチ回路を更に備えている請求項６記載の半導体メモリ装置。
- 外部から供給される一定周期のクロック信号を使用する半導体メモリ装置において、
前記クロック信号の変化点に応じて、所定のパルス幅のパルス信号を成形するパルス成形手段と、
パルス成形手段の出力を遅延する第１遅延手段と、
パルス成形手段及び第１遅延手段の各出力をそれぞれ入力とし、これら出力のうちのいずれかを、アドレス信号を組合せて得られる選択信号に応じて選択して出力する選択手段と、
選択手段の出力を遅延して制御信号として出力する第２遅延手段と、
該制御信号に応じてメモリセルからのデータを受入れてラッチした後、データ出力信号に応じて、前記データに従って出力データを発生するデータ出力バッファと、を備えていることを特徴とする半導体メモリ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018132A KR950012019B1 (ko) | 1992-10-02 | 1992-10-02 | 반도체메모리장치의 데이타출력버퍼 |
| KR1992P18132 | 1992-10-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06215575A JPH06215575A (ja) | 1994-08-05 |
| JP3871148B2 true JP3871148B2 (ja) | 2007-01-24 |
Family
ID=19340549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24836093A Expired - Lifetime JP3871148B2 (ja) | 1992-10-02 | 1993-10-04 | 半導体メモリ装置のデータ出力バッファ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5384735A (ja) |
| JP (1) | JP3871148B2 (ja) |
| KR (1) | KR950012019B1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE40552E1 (en) | 1990-04-06 | 2008-10-28 | Mosaid Technologies, Inc. | Dynamic random access memory using imperfect isolating transistors |
| GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
| GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
| US5331593A (en) * | 1993-03-03 | 1994-07-19 | Micron Semiconductor, Inc. | Read circuit for accessing dynamic random access memories (DRAMS) |
| KR960004567B1 (ko) * | 1994-02-04 | 1996-04-09 | 삼성전자주식회사 | 반도체 메모리 장치의 데이타 출력 버퍼 |
| JPH07326191A (ja) * | 1994-05-31 | 1995-12-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5796673A (en) | 1994-10-06 | 1998-08-18 | Mosaid Technologies Incorporated | Delay locked loop implementation in a synchronous dynamic random access memory |
| US5450356A (en) * | 1994-10-25 | 1995-09-12 | At&T Corp. | Programmable pull-up buffer |
| US5557581A (en) * | 1995-04-10 | 1996-09-17 | Sun Microsystems, Inc. | Logic and memory circuit with reduced input-to-output signal propagation delay |
| US5784047A (en) * | 1995-04-28 | 1998-07-21 | Intel Corporation | Method and apparatus for a display scaler |
| JPH0973775A (ja) * | 1995-09-01 | 1997-03-18 | Mitsubishi Electric Corp | 半導体記憶装置 |
| US5758188A (en) * | 1995-11-21 | 1998-05-26 | Quantum Corporation | Synchronous DMA burst transfer protocol having the peripheral device toggle the strobe signal such that data is latched using both edges of the strobe signal |
| KR0164807B1 (ko) * | 1995-12-22 | 1999-02-01 | 김광호 | 반도체 메모리 장치의 데이타 출력버퍼 제어회로 |
| US6209071B1 (en) | 1996-05-07 | 2001-03-27 | Rambus Inc. | Asynchronous request/synchronous data dynamic random access memory |
| JP3565984B2 (ja) * | 1996-05-14 | 2004-09-15 | 三菱電機株式会社 | データ保持回路およびバッファ回路 |
| KR100206921B1 (ko) * | 1996-07-22 | 1999-07-01 | 구본준 | 출력버퍼회로 |
| TW328661B (en) * | 1996-07-26 | 1998-03-21 | Oki Electric Ind Co Ltd | The semiconductor apparatus |
| KR100211149B1 (ko) * | 1996-12-24 | 1999-07-15 | 윤종용 | 반도체 메모리 장치의 데이터 출력버퍼 제어회로 |
| JP3716080B2 (ja) * | 1997-08-28 | 2005-11-16 | エルピーダメモリ株式会社 | 半導体記憶装置の出力回路 |
| US6041417A (en) * | 1998-06-04 | 2000-03-21 | Hewlett-Packard Company | Method and apparatus for synchronizing data received in an accelerated graphics port of a graphics memory system |
| JP2000163965A (ja) | 1998-11-27 | 2000-06-16 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JP2001052498A (ja) * | 1999-08-05 | 2001-02-23 | Toshiba Corp | 半導体記憶装置 |
| KR100311044B1 (ko) | 1999-10-05 | 2001-10-18 | 윤종용 | 클럭 주파수에 따라 레이턴시 조절이 가능한 레이턴시 결정 회로 및 레이턴시 결정 방법 |
| JP4613378B2 (ja) * | 1999-11-01 | 2011-01-19 | 富士通セミコンダクター株式会社 | 半導体集積回路 |
| US6438040B1 (en) * | 2000-07-31 | 2002-08-20 | Stmicroelectronics S.R.L. | Enabling circuit for output devices in electronic memories |
| KR100363094B1 (ko) * | 2000-09-20 | 2002-12-05 | 삼성전자 주식회사 | 전력소모 및 면적을 최소화할 수 있는 출력드라이버 |
| KR100382985B1 (ko) * | 2000-12-27 | 2003-05-09 | 주식회사 하이닉스반도체 | 반도체 메모리의 데이터 출력회로 및 그 방법 |
| KR100401510B1 (ko) * | 2001-06-15 | 2003-10-17 | 주식회사 하이닉스반도체 | 입력 데이타 래치 조절회로 |
| JP2003281890A (ja) * | 2002-03-25 | 2003-10-03 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| DE10302128B3 (de) * | 2003-01-21 | 2004-09-09 | Infineon Technologies Ag | Pufferverstärkeranordnung |
| KR101260632B1 (ko) * | 2005-09-30 | 2013-05-03 | 모사이드 테크놀로지스 인코퍼레이티드 | 출력 제어 메모리 |
| US7652922B2 (en) | 2005-09-30 | 2010-01-26 | Mosaid Technologies Incorporated | Multiple independent serial link memory |
| US11948629B2 (en) | 2005-09-30 | 2024-04-02 | Mosaid Technologies Incorporated | Non-volatile memory device with concurrent bank operations |
| US7688652B2 (en) * | 2007-07-18 | 2010-03-30 | Mosaid Technologies Incorporated | Storage of data in memory via packet strobing |
| US8825939B2 (en) * | 2007-12-12 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Semiconductor memory device suitable for interconnection in a ring topology |
| US8825967B2 (en) | 2011-12-08 | 2014-09-02 | Conversant Intellectual Property Management Inc. | Independent write and read control in serially-connected devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115092A (ja) * | 1983-11-28 | 1985-06-21 | Nec Corp | 半導体記憶回路 |
| US4663741A (en) * | 1984-10-16 | 1987-05-05 | Trilogy Systems Corporation | Strobed access semiconductor memory system |
-
1992
- 1992-10-02 KR KR1019920018132A patent/KR950012019B1/ko not_active IP Right Cessation
-
1993
- 1993-10-04 US US08/130,131 patent/US5384735A/en not_active Expired - Lifetime
- 1993-10-04 JP JP24836093A patent/JP3871148B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR950012019B1 (ko) | 1995-10-13 |
| KR940010082A (ko) | 1994-05-24 |
| JPH06215575A (ja) | 1994-08-05 |
| US5384735A (en) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3871148B2 (ja) | 半導体メモリ装置のデータ出力バッファ | |
| KR100303775B1 (ko) | 디디알 에스디램에서 데이터스트로브신호를 제어하기 위한 방법및 장치 | |
| US6317381B1 (en) | Method and system for adaptively adjusting control signal timing in a memory device | |
| US5537354A (en) | Semiconductor memory device and method of forming the same | |
| US6064625A (en) | Semiconductor memory device having a short write time | |
| KR100256004B1 (ko) | 반도체 기억 장치 시스템 및 반도체 기억 장치 | |
| US5535171A (en) | Data output buffer of a semiconducter memory device | |
| US5555526A (en) | Synchronous semiconductor memory device having an auto-precharge function | |
| JPH09198875A (ja) | 同期型半導体記憶装置 | |
| JP3804990B2 (ja) | メモリ装置コマンド信号生成器 | |
| KR100377840B1 (ko) | 반도체 기억 장치 | |
| US6198674B1 (en) | Data strobe signal generator of semiconductor device using toggled pull-up and pull-down signals | |
| US6002615A (en) | Clock shift circuit and synchronous semiconductor memory device using the same | |
| CN1629980B (zh) | 用于降低地址存取时间的半导体存储设备及其操作方法 | |
| US7230864B2 (en) | Circuit for generating data strobe signal of semiconductor memory device | |
| JP3681877B2 (ja) | 半導体装置の内部クロック発生回路及び内部クロック発生方法 | |
| KR100473747B1 (ko) | 클럭 신호에 동기하여 동작하는 반도체 기억 장치 | |
| JP2907081B2 (ja) | 半導体記憶装置 | |
| US6026041A (en) | Semiconductor memory device | |
| US6671788B2 (en) | Synchronous semiconductor memory device having a burst mode for improving efficiency of using the data bus | |
| US6407962B1 (en) | Memory module having data switcher in high speed memory device | |
| USRE36532E (en) | Synchronous semiconductor memory device having an auto-precharge function | |
| US6834015B2 (en) | Semiconductor memory device for reducing data accessing time | |
| US5606526A (en) | Glitch-free dual clok read circuit | |
| US6301189B1 (en) | Apparatus for generating write control signals applicable to double data rate SDRAM |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051111 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061012 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
| EXPY | Cancellation because of completion of term |