KR970012718A - 동기 반도체 메모리 장치 - Google Patents

동기 반도체 메모리 장치 Download PDF

Info

Publication number
KR970012718A
KR970012718A KR1019950028405A KR19950028405A KR970012718A KR 970012718 A KR970012718 A KR 970012718A KR 1019950028405 A KR1019950028405 A KR 1019950028405A KR 19950028405 A KR19950028405 A KR 19950028405A KR 970012718 A KR970012718 A KR 970012718A
Authority
KR
South Korea
Prior art keywords
output
signal
clock
semiconductor memory
register
Prior art date
Application number
KR1019950028405A
Other languages
English (en)
Other versions
KR0164389B1 (ko
Inventor
김규홍
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950028405A priority Critical patent/KR0164389B1/ko
Publication of KR970012718A publication Critical patent/KR970012718A/ko
Application granted granted Critical
Publication of KR0164389B1 publication Critical patent/KR0164389B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)

Abstract

1. 청구 범위에 기재된 발명이 속한 기술분야
본 발명은 동기 반도체 메모리 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
본발명은 반도체 메모리 장치에서 컬럼어드레스스트로우브 신호 레이턴시와는 상관없이 외부 명령을 받아들이는 입력쪽과 외부로 데이타를 출력시키는 출력쪽에만 시스템 클럭에 동기되어 동작하는 레지스터를 가지는 동기 반도체 메모리 장치를 제공한다.
3. 발명의 해결방법의 요지
본 발명은 시스템 클럭에 의해 동기되어 입력과 출력이 제어되고 외부에서 컬럼어드레스트로우브 신호 레이턴시의 변경이 가능한 동기 반도체 메모리 장치에 있어서, 시스템으로부터의 시스템 클럭에 응답하여 데이타를 일시저장하여 출력하는 제1레지스터와, 상기 제1레지스터에서 출력되는 신호를 입력하여 프리디코딩 신호를 출력하는 프리디코더와, 상기 프리디코더의 신호를 디코딩하는 디코더와, 상기 디코더로부터의 선택된 어드레스를 컬럼선택라인을 통해 입력받는 하나 이상의 쎌 어레이와, 상기 쎌 어레이로부터의 출력정보를 외부로 출력하기 위하여 상기 정보를 센싱증폭하는 하나 이상의 입출력 센스앰프와, 상기 입출력 센스앰프의 출력신호를 선택적으로 하나씩 출력하는 멀티플렉서와, 상기 시스템 클럭에 응답하여 소정의 과정들에 상응하는 지연시간 후에 소정의 제어를 위한 신호를 발생하는 지연수단과, 상기 컬럼어드레스스트로우브 신호 레이턴시에 따른 신호들에 응답하여 소정의 제어를 위한 클럭을 발생하는 클럭출력수단과, 상기 지연수단의 출력신호와 상기 클럭출력수단의 출력신호를 제어신호로 하여 상기 멀티플렉서의 출력신호를 일시 저장하는 제2레지스터와, 상기 제2레지스터의 출력 데이타를 외부로 출력하는 데이타 출력 버퍼를 포함한다.
4. 발명의 중요한 용도
반도체 메모리 장치에 적합하게 사용된다.

Description

동기 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 데이타 전송경로의 블럭도.
제3도는 본 발명에 따른 병렬 레지스터로 구성된 데이타 전송경로를 나타내는 회로도.

Claims (2)

  1. 시스템 클럭에 의해 동기되어 입력과 출력이 제어되고 외부에서 컬럼어드레스스트로우브 신호 레이턴시의 변경이 가능한 동기 반도체 메모리 장치에 있어서, 시스템으로부터 시스템 클럭에 응답하여 데이타를 일시저장하여 출력하는 제1레지스터와, 상기 제1레지스터에서 출력되는 신호를 입력하여 프리디코딩 신호를 출력하는 프리디코더와, 상기 프리디코더의 신호를 디코딩하는 디코더와, 상기 디코더로부터의 선택된 어드레스를 컬럼선택라인을 통해 입력받는 하나 이상의 쎌 어레이와, 상기 쎌 어레이로부터의 출력정보를 외부로 출력하기 위하여 상기 정보를 센서증폭하는 하나 이상의 입출력 센스앰프와, 상기 입출력 센스앰프의 출력신호를 선택적으로 하나씩 출력하는 멀티플렉서와, 상기 시스템 클럭에 응답하여 소정의 과정들에 상응하는 지연시간 후에 소정의 제어를 위한 신호를 발생하는 지연수단과, 상기 컬럼어드레스스트로우브 신호 레이턴시에 따른 신호들에 응답하여 소정의 제어를 위한 클럭을 발생하는 클럭출력수단과, 상기 지연수단의 출력신호와 상기 클럭출력수단의 출력신호를 제어신호로 하여 상기 멀티플렉서의 출력신호를 일시 저장하는 제2레지스터와, 상기 제2레지스터의 출력 데이타를 외부로 출력하는 데이타 출력 버퍼를 구비함을 특징으로 하는 동기 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 제1레지스터 및 제2레지스터가 래치구조의 인버터쌍들로 구성함을 특징으로 하는 동기 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950028405A 1995-08-31 1995-08-31 동기 반도체 메모리 장치 KR0164389B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950028405A KR0164389B1 (ko) 1995-08-31 1995-08-31 동기 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950028405A KR0164389B1 (ko) 1995-08-31 1995-08-31 동기 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970012718A true KR970012718A (ko) 1997-03-29
KR0164389B1 KR0164389B1 (ko) 1999-02-18

Family

ID=19425748

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950028405A KR0164389B1 (ko) 1995-08-31 1995-08-31 동기 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR0164389B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548096B1 (ko) * 1997-08-28 2006-04-21 가부시끼가이샤 히다치 세이사꾸쇼 동기식메모리장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226034B2 (ja) * 1999-01-06 2001-11-05 日本電気株式会社 インタフェース方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100548096B1 (ko) * 1997-08-28 2006-04-21 가부시끼가이샤 히다치 세이사꾸쇼 동기식메모리장치

Also Published As

Publication number Publication date
KR0164389B1 (ko) 1999-02-18

Similar Documents

Publication Publication Date Title
KR100268429B1 (ko) 동기형반도체메모리장치의데이터의입력회로및데이터입력방법
KR970017656A (ko) 버스트 모드를 가진 고속 반도체 메모리
KR970017627A (ko) 멀티 뱅크 구조의 반도체 메모리 장치
KR940010082A (ko) 반도체메모리장치의 데이타출력버퍼
KR940010083A (ko) 동기식 반도체메모리장치의 데이타출력버퍼
KR950034777A (ko) 반도체 기억장치
KR940016225A (ko) 반도체 기억장치
KR100319892B1 (ko) 데이터 출력 패스의 데이터 라인 상의 데이터를 래치하는 회로를 구비하는 반도체 메모리 장치 예컨대, 동기식 디램 및 이 반도체 메모리 장치의 데이터 래칭 방법
KR910001771A (ko) 반도체 메모리 장치
KR970012759A (ko) 파이프라인 멀티비트 프리페치 구조를 이용한 동기형 다이내믹 반도체 메모리 디바이스
KR0141665B1 (ko) 비디오램 및 시리얼데이타 출력방법
JP2001236785A (ja) 半導体メモリ装置、バッファ及び信号伝送回路
KR970017641A (ko) 프리페치방식의 컬럼디코더 및 이를 구비한 반도체 메모리 장치
KR970017658A (ko) 싸이클시간을 감소시키기 위한 반도체 메모리 장치
KR100438779B1 (ko) 멀티 뱅크 구조를 포함하는 동기식 반도체 메모리 장치
KR100524944B1 (ko) 고속의 기입 및 독출동작을 가능하게 하는 입출력 구조를갖는 반도체 메모리장치
KR970012718A (ko) 동기 반도체 메모리 장치
KR950020127A (ko) 반도체 기억 회로 제어 방법
KR940004655A (ko) 집적회로
KR20040038684A (ko) 반도체 기억 장치
KR20000033086A (ko) 데이터 출력시 시간 지연을 감소시킬 수 있는 메모리장치 출력회로
KR960001999A (ko) 메모리 뱅크 선택회로
KR100496785B1 (ko) 웨이브 파이브 라인의 데이터 구조를 갖는 동기형 반도체 메모리 장치
KR100736397B1 (ko) 자동 프리차지 제어회로 및 이를 구비하는 반도체 메모리장치
KR0156969B1 (ko) 버스트 페이지 억세스 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060830

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee