KR890001091A - 스태틱 ram회로 - Google Patents

스태틱 ram회로 Download PDF

Info

Publication number
KR890001091A
KR890001091A KR1019880007532A KR880007532A KR890001091A KR 890001091 A KR890001091 A KR 890001091A KR 1019880007532 A KR1019880007532 A KR 1019880007532A KR 880007532 A KR880007532 A KR 880007532A KR 890001091 A KR890001091 A KR 890001091A
Authority
KR
South Korea
Prior art keywords
pulse
data
detecting
generating
bit lines
Prior art date
Application number
KR1019880007532A
Other languages
English (en)
Other versions
KR910009439B1 (ko
Inventor
히로아끼 오꾸야마
Original Assignee
카나자와 후미오
마쯔시다덴시고오교오 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카나자와 후미오, 마쯔시다덴시고오교오 가부시기가이샤 filed Critical 카나자와 후미오
Publication of KR890001091A publication Critical patent/KR890001091A/ko
Application granted granted Critical
Publication of KR910009439B1 publication Critical patent/KR910009439B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/419—Read-write [R-W] circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

스태틱 RAM회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명 스태틱 RAM회로의 일실시예의 블록도.
제2도는 제1도에 도시된 스태틱 RAM회로의 타이밍챠아트.

Claims (5)

  1. 행렬로 설치된 데이타를 저장하는 복수의 메모리셀과, 상기 복수의 메모리셀을 선택하는 복수의 워드선과, 상기 복수의 메모리셀에서 판독된 데이타를 전송하는 복수의 비트선과, 상기 복수의 비트선에서 전송된 데이타를 출력단자에 공급하기위해 상기 복수의 비트선에 결합된 데이타 출력수단과, 어드레스신호를 코우드해석하고 상기 복수의 워드선의 어느 하나를 연속적으로 선택하는 복수의 워드선 선택신호를 발생하는 어드레스코우드 해석수단과, 상기 어드레스 신호의 레벨의 천이를 검출하고 어드레스천이펄스를 발생하는 검출 펄스발생수단과, 상기 어드레스천이펄스의 개시모서리를 검출함에 의해 제1펄스를 발생하는 펄스발생수단과, 선택된 메모리셀에 저장된 데이타가 상기 복수의 비트선사이의 대응비트선에 판독되도록 상기 복수의 워드선 선택신호의 하나에 의해 상기 복수의 워드선의 어느 하나를 선택하고 상기 제1펄스에 의해 상기 선택된 워드선을 활성화하는 수단으로 이루어진 것을 특징으로 하는 스태틱 RAM회로.
  2. 제1항에 있어서, 상기 워드선의 전부는 상기 제1펄스의 종료모서리를 검출함에 의해 비활성화 되는 것을 특징으로 하는 스태틱 RAM회로.
  3. 행렬로 설치된 데이타를 저장하는 복수의 메모리셀과, 상기 복수의 메모리셀을 선택하는 복수의 워드선과, 상기 복수의 메모리셀에서 판독된 데이타를 전송하는 복수의 비트선과, 상기 복수의 비트선에서 전송된 데이타를 출력단자에 공급하기 위해 상기 복수의 워드선의 어느 하나를 연속적으로 선택하는 복수의 워드선 선택신호를 발생하는 어드레스코우드 해석수단과, 상기 어드레스신호의 레벨의 천이를 검출하고 어드레스천이펄스를 발생하는 검출펄스발생수단과, 상기 어드레스천이펄스의 개시모서리를 검출하는 제1펄스를 발생하고 상기 어드레스천이펄스의 종료모서리를 검출함에 의해 제2펄스를 발생하는 펄스발생수단과, 선택된 메모리셀에 저장된 데이타가 상기 복수의 비트선 사이의 대응비트선에 판독되도록 상기 복수의 워드선 선택신호의 하나에 의해 상기 복수의 워드선의 어느 하나를 선택하고 상기 제1펄스에 의해 상기 선택된 워드선을 활성화하는 수단과, 상기 제2펄스에 의해 상기 데이타 출력수단을 활성화하는 수단으로 이루어진 것을 특징으로 하는 스태틱 RAM회로.
  4. 제3항에 있어서, 상기 워드선의 전부는 상기 제1펄스의 종료모서리를 검출함에 의해 비활성화되는 것을 특징으로 하는 스태틱 RAM회로.
  5. 제3항에 있어서, 상기 데이타출력수단은, 상기 복수의 비트선위에 데이타를 전송하기 위해 상기 복수의 비트선에 결합된 데이타전송회로와, 상기 데이타 전송회로에서 전송된 상기 데이타를 증폭하는 감지증폭기와, 상기 감지증폭기에서 공급된 상기 데이타를 래치하고 상기 래치된 데이타를 상기 출력단자에 공급하는 출력버퍼와, 상기 데이타전송회로와, 상기 감지증폭기가 상기 제2펄스의 소멸후 비활성화되고 상기 데이타는 상기 제2펄스의 소멸후 상기 출력버퍼에 의해 래치가 유지되도록 상기 제2펄스를 상기 데이타 전송회로와 상기 감지증폭기에 공급하는 수단을 적어도 포함하는 것을 특징으로 하는 스태틱 RAM회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880007532A 1987-06-22 1988-06-22 스태틱 ram 회로 KR910009439B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62154745A JPH0812756B2 (ja) 1987-06-22 1987-06-22 スタチックｒａｍ回路
JP154745 1987-06-22
JP62-154745 1987-06-22

Publications (2)

Publication Number Publication Date
KR890001091A true KR890001091A (ko) 1989-03-18
KR910009439B1 KR910009439B1 (ko) 1991-11-16

Family

ID=15590983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880007532A KR910009439B1 (ko) 1987-06-22 1988-06-22 스태틱 ram 회로

Country Status (5)

Country Link
US (1) US4947379A (ko)
EP (1) EP0296760B1 (ko)
JP (1) JPH0812756B2 (ko)
KR (1) KR910009439B1 (ko)
DE (1) DE3878320T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439839B1 (ko) * 2002-05-31 2004-07-12 주식회사 한일농원 닭고기 육포의 제조방법

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2527050B2 (ja) * 1989-10-27 1996-08-21 日本電気株式会社 半導体メモリ用センスアンプ回路
JP2925600B2 (ja) * 1989-11-07 1999-07-28 富士通株式会社 半導体記憶装置
US5327394A (en) * 1992-02-04 1994-07-05 Micron Technology, Inc. Timing and control circuit for a static RAM responsive to an address transition pulse
JPH05325569A (ja) * 1992-05-27 1993-12-10 Toshiba Corp 半導体記憶装置
US5349566A (en) * 1993-05-19 1994-09-20 Micron Semiconductor, Inc. Memory device with pulse circuit for timing data output, and method for outputting data
KR0141933B1 (ko) * 1994-10-20 1998-07-15 문정환 저전력의 스테이틱 랜덤 억세스 메모리장치
KR0136668B1 (ko) * 1995-02-16 1998-05-15 문정환 메모리의 펄스 발생회로
JPH08293198A (ja) * 1995-04-21 1996-11-05 Nec Ic Microcomput Syst Ltd 半導体記憶装置
JPH09282889A (ja) * 1996-04-09 1997-10-31 Toshiba Corp 半導体装置
KR100218307B1 (ko) * 1996-07-01 1999-09-01 구본준 반도체 메모리소자의 칼럼디코딩회로
KR100253282B1 (ko) * 1997-04-01 2000-05-01 김영환 메모리소자의소모전력자동감소회로
SE514107C2 (sv) * 1999-05-05 2001-01-08 Valmet Karlstad Ab Arrangemang för positionering av en värmare vid en vals och en pressanordning med ett sådant arrangemang
US7000065B2 (en) * 2002-01-02 2006-02-14 Intel Corporation Method and apparatus for reducing power consumption in a memory bus interface by selectively disabling and enabling sense amplifiers
US7152167B2 (en) * 2002-12-11 2006-12-19 Intel Corporation Apparatus and method for data bus power control
US20040128416A1 (en) * 2002-12-11 2004-07-01 Tsvika Kurts Apparatus and method for address bus power control
KR100642759B1 (ko) * 2005-01-28 2006-11-10 삼성전자주식회사 선택적 리프레쉬가 가능한 반도체 메모리 디바이스
KR100761848B1 (ko) * 2006-06-09 2007-09-28 삼성전자주식회사 반도체 장치에서의 데이터 출력장치 및 방법
US8279659B2 (en) * 2009-11-12 2012-10-02 Qualcomm Incorporated System and method of operating a memory device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169383A (ja) * 1982-03-30 1983-10-05 Fujitsu Ltd 半導体記憶装置
JPS5954093A (ja) * 1982-09-21 1984-03-28 Toshiba Corp 半導体記憶装置
JPS5963094A (ja) * 1982-10-04 1984-04-10 Fujitsu Ltd メモリ装置
JPS60154709A (ja) * 1984-01-25 1985-08-14 Toshiba Corp クロツク信号発生回路
JPS60254485A (ja) * 1984-05-31 1985-12-16 Nec Corp スタテイツク型半導体記憶装置
US4712194A (en) * 1984-06-08 1987-12-08 Matsushita Electric Industrial Co., Ltd. Static random access memory
JPS6124091A (ja) * 1984-07-12 1986-02-01 Nec Corp メモリ回路
US4728820A (en) * 1986-08-28 1988-03-01 Harris Corporation Logic state transition detection circuit for CMOS devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439839B1 (ko) * 2002-05-31 2004-07-12 주식회사 한일농원 닭고기 육포의 제조방법

Also Published As

Publication number Publication date
EP0296760A3 (en) 1990-11-28
DE3878320T2 (de) 1993-05-27
KR910009439B1 (ko) 1991-11-16
EP0296760B1 (en) 1993-02-10
JPS63318000A (ja) 1988-12-26
DE3878320D1 (de) 1993-03-25
JPH0812756B2 (ja) 1996-02-07
EP0296760A2 (en) 1988-12-28
US4947379A (en) 1990-08-07

Similar Documents

Publication Publication Date Title
KR890001091A (ko) 스태틱 ram회로
KR950004854B1 (ko) 반도체 메모리 장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR900010561A (ko) 듀얼 포트 판독/기입 레지스터 파일 메모리 및 그 구성방법
KR890005993A (ko) 프로그래블 로직디바이스
KR880013168A (ko) 반도체 기억장치
KR900010417A (ko) 고밀도 메모리의 테스트를 위한 병렬 리드 회로
KR930001216A (ko) 랜덤 액세스 메모리 장치와 그 제어방법
KR890015271A (ko) 스태틱형 ram
KR880011803A (ko) 메모리 장치
KR940010585A (ko) 동기식 스태틱 랜덤 액세스 메모리 및 전화 통신 패킷 스위치에 사용하기 위한 방법
KR910010506A (ko) 반도체 장치
KR910003662A (ko) 다이나믹 랜덤 액세스 메모리와 그 데이터기록방법
KR910003666A (ko) 반도체기억장치의 데이터출력제어회로
KR930011242A (ko) 스태틱형 메모리
KR920001528A (ko) 동기형 데이터전송회로를 갖춘 다이나믹형 반도체기억장치
US5901110A (en) Synchronous memory with dual sensing output path each of which is connected to latch circuit
KR910010530A (ko) 램 테스트시 고속 기록회로
KR870009392A (ko) 반도체 기억장치
KR930020459A (ko) 간단화된 제어하에서 필요한 데이터를 융통성좋게 출력할 수 있는 반도체 메모리장치 및 동작방법
KR870006574A (ko) 반도체 메모리
KR960015230A (ko) 반도체 기억 장치
KR930001229A (ko) 반도체 메모리 장치
KR920017115A (ko) 반도체기억장치
KR940016263A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071106

Year of fee payment: 17

EXPY Expiration of term