KR940016263A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR940016263A
KR940016263A KR1019930026013A KR930026013A KR940016263A KR 940016263 A KR940016263 A KR 940016263A KR 1019930026013 A KR1019930026013 A KR 1019930026013A KR 930026013 A KR930026013 A KR 930026013A KR 940016263 A KR940016263 A KR 940016263A
Authority
KR
South Korea
Prior art keywords
word line
circuit
block
address
cell array
Prior art date
Application number
KR1019930026013A
Other languages
English (en)
Other versions
KR960003998B1 (ko
Inventor
유끼오 후꾸조
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼 가이샤 filed Critical 세끼모또 다다히로
Publication of KR940016263A publication Critical patent/KR940016263A/ko
Application granted granted Critical
Publication of KR960003998B1 publication Critical patent/KR960003998B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명의 메모리 장치는 적어도 하나의 워드라인(WL11)을 각각 갖고 워드라인 구동회로(PD1a, WD1a,RD1)와 결합되는 복수의 메모리 셀 어레이 블럭(CAB1), 상기 메모리 셀 어레이 블럭중 한 블럭에 대응하는 블럭 선택 신호(SL1s)를 선택적으로 출력시키는 블럭 선택회로(BSa) 및 상기 메모리 셀 어레이 블럭에 워드 에드레스신호(AddR1)를 출력시키는 어드레스 버퍼(AB1a)를 포함하는데, 상기 워드라인 구동회로는 상기 워드라인 신호중 한 신호를 래치하여 상기 구동회로에 래치된 신호를 연속적으로 출력시키는 어드레스 래치회로(AL1a)와 결합되며, 상기 블럭 선택신호는 워드 어드레스 신호중 한 신호를 래치시키도록 어드레스 래치회로를 활성화시키며,상기 워드라인 구동회로는 상기 어드레스 래치회로의 출력신호(ALlaout)에 따라서 워드라인을 연속적으로 활성화시키며, 상기 워드라인 구동회로는 상기 어드레스 래치회로의 출력신호(ALlaout)에 따라서 워드라인을 연속적으로 활성화시키며, 상기 메모리 셀 어레이 블럭에 대응하는 블럭 선택신호(S4a)가 상기 블럭 선택회로에서 출력될때만 워드라인을 비활성화시킨다.

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명을 구현하는 메모리 장치의 블럭도, 제 2 도는 제 1 실시예의 메모리 장치의 타이미챠트.

Claims (6)

  1. 적어도 하나의 워드라인 및, 적어도 한쌍의 비트라인을 각각 갖고, 워드라인 구동회로, 예비 충전회로 및 감지 증폭기회로와 결합되는 다수의 메모리 셀 어레이 블럭; 상기 메모리 셀 어레이 블럭중 한 블럭에 대응하는 블럭 선택신호를 선택적으로 출력시키는 블럭 선택회로; 및, 상기 메모리 셀 어레이 블럭에 워드어드레스 신호를 출력시키는 어드레스 버퍼를 포함하는 반도체 메모리 장치에 있어서, 상기 워드라인 구동회로는 상기 워드라인 신호중 한 신호를 래치시켜서 상기 구동회로에 래치된 신호를 연속적으로 출력시키는 어드레스 래치회로와 결합되며, 상기 어드레스 래치회로는 상기 블럭선택 신호의 제 1 논리 레벨에 따라 활성화되어 상기 어드레스 신호중 한 신호를 래치시키는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 워드라인 구동회로는 상기 어드레스 래치회로의 출력 신호에 따라 상기 워드라인을 연속적으로 활성화시키는 반도체 메모리 장치.
  3. 제2항에있어서, 상기 워드라인 구동회로는 상기 블럭 선택신호의 상기 제 1 논리 레벨에 따라 상기 워드 라인을 비활성화시키며, 소정의 시간주기 동안 상기 블럭 선택신호를 저레벨로 유지시키는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 어드레스 래치 회로는 리프레쉬 카운터와 결합되는 반도체 메모리 장치.
  5. 제3항에 있어서, 상기 예비 충전회로는 상기 비트라인을 예비 충전시키도록 블럭선택 신호의 제 1 논리 레벨에 따라 활성화되며, 상기 소정 시간주기 경과후 비활성화되는 반도체 메모리 장치.
  6. 제5항에 있어서, 상기 감지 증폭기 회로를 상기 비트라인 전압을 증폭시키도록 상기 블럭 선택 신호의 제 1 논리 레벨에 따라 활성화되며, 상기 소정 시간주기후 경과후 비활성화되는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930026013A 1992-12-01 1993-12-01 반도체 메모리 장치 KR960003998B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4321730A JP2739802B2 (ja) 1992-12-01 1992-12-01 ダイナミックｒａｍ装置
JP92-321730 1992-12-01

Publications (2)

Publication Number Publication Date
KR940016263A true KR940016263A (ko) 1994-07-22
KR960003998B1 KR960003998B1 (ko) 1996-03-25

Family

ID=18135806

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930026013A KR960003998B1 (ko) 1992-12-01 1993-12-01 반도체 메모리 장치

Country Status (5)

Country Link
US (2) US5495454A (ko)
EP (1) EP0613149B1 (ko)
JP (1) JP2739802B2 (ko)
KR (1) KR960003998B1 (ko)
DE (1) DE69324470T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610458B1 (ko) * 1999-06-29 2006-08-09 주식회사 하이닉스반도체 워드라인 부스팅신호 발생장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3431740B2 (ja) * 1995-11-13 2003-07-28 シャープ株式会社 半導体記憶装置
US5950219A (en) * 1996-05-02 1999-09-07 Cirrus Logic, Inc. Memory banks with pipelined addressing and priority acknowledging and systems and methods using the same
JP4059951B2 (ja) * 1997-04-11 2008-03-12 株式会社ルネサステクノロジ 半導体記憶装置
JP3259764B2 (ja) * 1997-11-28 2002-02-25 日本電気株式会社 半導体記憶装置
JP3362775B2 (ja) * 1998-12-25 2003-01-07 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｄｒａｍ及びｄｒａｍのデータ・アクセス方法
KR100378685B1 (ko) * 2000-12-29 2003-04-07 주식회사 하이닉스반도체 반도체 메모리 장치 및 그의 센스 앰프 제어 회로
JP4808856B2 (ja) * 2001-04-06 2011-11-02 富士通セミコンダクター株式会社 半導体記憶装置
KR100548560B1 (ko) * 2003-06-20 2006-02-02 주식회사 하이닉스반도체 메모리 장치용 비트라인 프리차지 신호 발생기
JP4962828B2 (ja) * 2004-08-25 2012-06-27 マイクロン テクノロジー， インク． ワード線ドライバ回路およびこれを利用する方法
KR100682174B1 (ko) * 2005-05-18 2007-02-13 주식회사 하이닉스반도체 반도체 메모리 장치의 페이지 액세스 회로
US9171645B2 (en) * 2013-05-28 2015-10-27 Globalfoundries U.S. 2 Llc Address windowing for at-speed bitmapping with memory built-in self-test
CN111095300B (zh) * 2017-09-07 2023-04-18 松下控股株式会社 使用半导体存储元件的神经网络运算电路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3691538A (en) * 1971-06-01 1972-09-12 Ncr Co Serial read-out memory system
JPH0762958B2 (ja) * 1983-06-03 1995-07-05 株式会社日立製作所 Ｍｏｓ記憶装置
JPS62194561A (ja) * 1986-02-21 1987-08-27 Toshiba Corp 半導体記憶装置
JPS62287499A (ja) * 1986-06-06 1987-12-14 Fujitsu Ltd 半導体メモリ装置
JPS6355797A (ja) * 1986-08-27 1988-03-10 Fujitsu Ltd メモリ
KR880008330A (ko) * 1986-12-30 1988-08-30 강진구 스테이틱 램의 프리차아지 시스템
JPH0442494A (ja) * 1990-06-08 1992-02-13 Nec Corp Ｍｏｓダイナミックｒａｍ
US5249160A (en) * 1991-09-05 1993-09-28 Mosel SRAM with an address and data multiplexer
US5349565A (en) * 1991-09-05 1994-09-20 Mos Electronics Corporation SRAM with transparent address latch and unlatched chip enable
JPH05274879A (ja) * 1992-03-26 1993-10-22 Nec Corp 半導体装置
US5490113A (en) * 1994-06-15 1996-02-06 Digital Equipment Corporation Memory stream buffer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610458B1 (ko) * 1999-06-29 2006-08-09 주식회사 하이닉스반도체 워드라인 부스팅신호 발생장치

Also Published As

Publication number Publication date
DE69324470D1 (de) 1999-05-20
KR960003998B1 (ko) 1996-03-25
JP2739802B2 (ja) 1998-04-15
JPH06176569A (ja) 1994-06-24
EP0613149A2 (en) 1994-08-31
US5559746A (en) 1996-09-24
US5495454A (en) 1996-02-27
EP0613149B1 (en) 1999-04-14
DE69324470T2 (de) 1999-10-07
EP0613149A3 (en) 1995-05-10

Similar Documents

Publication Publication Date Title
US4766572A (en) Semiconductor memory having a bypassable data output latch
KR880010424A (ko) 스태틱형 반도체 기억장치
US5563835A (en) Sense amplification in data memories
KR940016263A (ko) 반도체 메모리 장치
KR940007884A (ko) 반도체 장치
KR970022774A (ko) 출력 제어 회로를 포함하는 디램
US5936897A (en) Semiconductor storage device capable of fast writing operation
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR910010530A (ko) 램 테스트시 고속 기록회로
KR920013454A (ko) 반도체 기억장치
KR930008850A (ko) 분할된 판독 데이타 버스 시스템을 갖는 반도체 메모리 디바이스
KR950020710A (ko) 고속 및 저전력 데이타 읽기/쓰기 회로를 구비한 반도체 메모리
KR950015394A (ko) 스태틱 랜덤 억세스 메모리
KR960025776A (ko) 셰어드 센스앰프 방식의 센스 램프로 소비되는 전력을 경감한 반도체 기억 장치
KR970051221A (ko) 시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치
KR920018754A (ko) 반도체 메모리 회로
KR970023387A (ko) 메모리 장치
KR920022306A (ko) 메모리장치의 입출력 라인프리차아지 방법
KR960019307A (ko) 반도체 메모리장치
KR970003244A (ko) 반도체 메모리 장치
KR20030060640A (ko) 디램의 컬럼 인에이블 신호 발생 회로
JPH04265598A (ja) 半導体メモリ装置
JPH08147980A (ja) 半導体記憶装置
KR970049568A (ko) 순차엑세스를 위한 메모리장치
KR900013515A (ko) 세그먼트 비트 라인 sram 구조물

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 18

EXPY Expiration of term