KR970051221A - 시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치 - Google Patents

시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치 Download PDF

Info

Publication number
KR970051221A
KR970051221A KR1019950054694A KR19950054694A KR970051221A KR 970051221 A KR970051221 A KR 970051221A KR 1019950054694 A KR1019950054694 A KR 1019950054694A KR 19950054694 A KR19950054694 A KR 19950054694A KR 970051221 A KR970051221 A KR 970051221A
Authority
KR
South Korea
Prior art keywords
memory device
semiconductor memory
word line
circuit
output
Prior art date
Application number
KR1019950054694A
Other languages
English (en)
Other versions
KR100200692B1 (ko
Inventor
김태윤
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950054694A priority Critical patent/KR100200692B1/ko
Publication of KR970051221A publication Critical patent/KR970051221A/ko
Application granted granted Critical
Publication of KR100200692B1 publication Critical patent/KR100200692B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

순간 최대 전류 소모를 최소화하고, 파워 소모를 분산시킬 수 있는 시분할 워드선 구동 회로를 구비한 반도체 메모리 장치를 개시한다.
워드라인 전압 제너레이터, 프리 디코더 및 로우 디코더를 포함하는 워드라인 구동회로에 있어서, 상기 프리디코더와 프리 디코더 사이에 지연회로를 매개하여 리프레쉬 모드 혹은 테스트 모드에서 선택되는 워드라인들을 순차적으로 활성화시키는 시분할 워드선 구동 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치를 제공한다.
따라서, 본 발명에 의하면 워드라인을 순차적으로 구동함으로써 다수의 워드라인을 선택하였을지라도 순간 최대 전류를 줄이고 비트라인 센싱시 발생하는 기파 노이즈 및 파워 라인의 링잉(RINGING)을 최소화할 수 있다.

Description

시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6 도 내지 제7도는 본 발며에 의한 비트라인 센싱 구동회로와 지연회로를 나타낸다.

Claims (6)

  1. 워드라인 전압 제너레이터, 프리 디코더 및 로우 디코더를 포함하는 워드라인 구동회로에 있어서, 상기 프리 디코더와 프리 디코더 사이에 지연회로를 매개하여 리프레쉬 모드 혹은 테스트 모드에서 선택되는 워드라인들을 순차적으로 활성화시키는 시분할 워드선 구동 회로를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 상기 지연회로는 워드라인 전압신호와 리프레쉬/테스트 모드신호를 입력으로 하는 NAND게이트, 상기 NAND게이트의 출력을 입력으로 하는 소정의 지연수단, 상기 지연 수단의 출력을 입ㄹ겨으로 하는 제1레벨 쉬프터, 상기 제1레벨 쉬프터의 출력을 입력으로 하는 릴레이, 상기 워드라인 전압 신호와 상기 릴레이의 출력을 전송하는 한쌍의 전송 게이트 및 워드라인 전압 신호와 리프레쉬/테스트 모드신호를 입력으로 상기 한쌍의 전송게이트의 개폐를 한쌍의 릴레이로 제어하는 제2레벨 쉬프터로 구성된 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서, 상기 시분할 워드선 구동 회로를 구비한 반도체 메모리 장치는 센스앰프 사이에 지연회로를 매개하여 리프레쉬 혹은 테스트 모드에서 선택되는 비트라인들을 순차적으로 감지할 수 있는 비트라인 센싱 인에이블 지연회로를 더 구비한 것을 특징으로 하는 반도체 메모리 장치.
  4. 제3항에 있어서, 상기 비트라인 센싱 인에이블 지연회로는 센스앰프 인에이블 입력으로 하고 리프레쉬/테스트 모드신호를 제어 신호로 하는 한쌍의 전송 게이트, 상기 한쌍의 전송게이트중 하나의 출력은 소정의 지연회로에 입력되고, 다른 하나의 출력은 직접 데이터를 출력하도록 구성된 것을 특징으로 하는 반도체 메모리 장치.
  5. 시분할 워드선 구동회로를 구비한 반도체 메모리 장치는 워드라인이 순차적으로 인에이블된 후 일정한 시간뒤에 비트라인 센싱을 순차적으로 실행하는 것을 특징으로 하는 반도체 메모리 장치의 시분할 워드선 구동방법.
  6. 제5항에 있어서, 상기 시분할 워드선 구동회로를 구비한 반도체 메모리 장치는 어드레스 사이클링 횟수를 바꿀 수 있는 것을 특징으로 하는 반도체 메모리 장치의 시분할 워드선 구동 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950054694A 1995-12-22 1995-12-22 반도체 메모리장치의 시분할 워드라인 구동회로 KR100200692B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950054694A KR100200692B1 (ko) 1995-12-22 1995-12-22 반도체 메모리장치의 시분할 워드라인 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950054694A KR100200692B1 (ko) 1995-12-22 1995-12-22 반도체 메모리장치의 시분할 워드라인 구동회로

Publications (2)

Publication Number Publication Date
KR970051221A true KR970051221A (ko) 1997-07-29
KR100200692B1 KR100200692B1 (ko) 1999-06-15

Family

ID=19443243

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950054694A KR100200692B1 (ko) 1995-12-22 1995-12-22 반도체 메모리장치의 시분할 워드라인 구동회로

Country Status (1)

Country Link
KR (1) KR100200692B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386950B1 (ko) * 2000-07-12 2003-06-18 삼성전자주식회사 워드 라인 순차적 비활성화가 가능한 반도체 메모리장치의 디코딩 회로
KR100472725B1 (ko) * 2002-04-01 2005-03-08 주식회사 하이닉스반도체 리프레시 모드를 갖는 반도체 메모리 소자
KR100475433B1 (ko) * 2002-01-25 2005-03-10 삼성전자주식회사 동적 반도체 메모리 장치들을 구비한 시스템 및 이시스템의 리플레쉬 방법
KR100656874B1 (ko) * 2004-07-28 2006-12-12 엠시스랩 주식회사 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법
KR100790570B1 (ko) * 2006-06-29 2008-01-02 주식회사 하이닉스반도체 워드라인 인에이블 신호 생성회로
KR100861364B1 (ko) * 2006-12-29 2008-10-01 주식회사 하이닉스반도체 반도체 메모리 소자의 워드라인 테스트 모드 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4962206B2 (ja) 2007-08-10 2012-06-27 富士通セミコンダクター株式会社 半導体記憶装置及びワードデコーダ制御方法
KR100961198B1 (ko) * 2008-03-28 2010-06-09 주식회사 하이닉스반도체 메인워드라인 구동장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100386950B1 (ko) * 2000-07-12 2003-06-18 삼성전자주식회사 워드 라인 순차적 비활성화가 가능한 반도체 메모리장치의 디코딩 회로
KR100475433B1 (ko) * 2002-01-25 2005-03-10 삼성전자주식회사 동적 반도체 메모리 장치들을 구비한 시스템 및 이시스템의 리플레쉬 방법
KR100472725B1 (ko) * 2002-04-01 2005-03-08 주식회사 하이닉스반도체 리프레시 모드를 갖는 반도체 메모리 소자
KR100656874B1 (ko) * 2004-07-28 2006-12-12 엠시스랩 주식회사 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법
KR100790570B1 (ko) * 2006-06-29 2008-01-02 주식회사 하이닉스반도체 워드라인 인에이블 신호 생성회로
KR100861364B1 (ko) * 2006-12-29 2008-10-01 주식회사 하이닉스반도체 반도체 메모리 소자의 워드라인 테스트 모드 회로

Also Published As

Publication number Publication date
KR100200692B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR970051178A (ko) 멀티뱅크구조를 갖는 반도체 메모리 장치의 데이타 입출력 경로 제어회로
KR850008569A (ko) 반도체 메모리장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR960019296A (ko) 반도체기억장치
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR20040034162A (ko) 비트라인 프리차아지 타임을 개선한 반도체 메모리 장치
KR970051221A (ko) 시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치
KR970017690A (ko) 과전류를 방지하기 위한 번-인 단축회로를 내장한 반도체 메모리 장치
KR940016263A (ko) 반도체 메모리 장치
KR910010530A (ko) 램 테스트시 고속 기록회로
KR960025777A (ko) 프리챠지 회로를 갖는 반도체 메모리 디바이스
KR920022301A (ko) 반도체 기억장치
KR970029768A (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
KR970017617A (ko) 저전력 반도체 메모리 장치
KR930024015A (ko) 비트 라인 센싱 제어회로
KR930022370A (ko) 반도체 메모리 장치
KR940004640A (ko) 반도체 메모리장치의 전류센싱회로
KR970017637A (ko) 반도체 메모리장치의 센스앰프 제어회로
KR970051212A (ko) 메모리의 센스 앰프 구동 제어 회로
KR950015778A (ko) 반도체 메모리장치의 멀티비트 테스트회로
KR970023415A (ko) 비트라인 구동회로
KR960005622A (ko) 마스크 rom의 워드선 구동회로
KR970003249A (ko) 플래쉬 메모리 장치
KR960001864B1 (ko) 분할된 워드선을 갖춘 반도체 메모리장치
KR960042753A (ko) 워드라인 제어 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100216

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee