KR100656874B1 - 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법 - Google Patents

피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법 Download PDF

Info

Publication number
KR100656874B1
KR100656874B1 KR1020040059216A KR20040059216A KR100656874B1 KR 100656874 B1 KR100656874 B1 KR 100656874B1 KR 1020040059216 A KR1020040059216 A KR 1020040059216A KR 20040059216 A KR20040059216 A KR 20040059216A KR 100656874 B1 KR100656874 B1 KR 100656874B1
Authority
KR
South Korea
Prior art keywords
group
write
data
registers
memory array
Prior art date
Application number
KR1020040059216A
Other languages
English (en)
Inventor
박종훈
김재운
Original Assignee
엠시스랩 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠시스랩 주식회사 filed Critical 엠시스랩 주식회사
Priority to KR1020040059216A priority Critical patent/KR100656874B1/ko
Application granted granted Critical
Publication of KR100656874B1 publication Critical patent/KR100656874B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/025—Reduction of instantaneous peaks of current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/12—Frame memory handling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

피크전류의 크기를 저감하는 고속 입력 디스플레이 드라이버와 이를 이용한 데이터 입력방법가 게시된다. 본 발명의 디스플레이 드라이버는 램어드레스군에 응답하여, 전송순위가 결정되는 n개의 레지스터들과, 데이터그룹을 형성하는 데이터를 동시에 전송하기 위한 m개의 기입전송라인들을 포함하는 상기 기입전송라인그룹을 구비한다. 상기와 같은 본 발명의 디스플레이 드라이버 및 이를 이용한 데이터 입력방법에 의하면, 4개의 레지스터에 저장되는 데이터그룹을 순차적으로 메모리셀에 기입함으로써, 피크전류가 현저히 감소한다. 또한, 레지스터에서 메모리어레이에 이르는 전송라인의 수과 기입드라이버의 수도 감소됨으로서, 배선과 기입드라이버에 소요되는 레이아웃 면적도 현저히 감소한다.
디스플레이, 드라이버, 순위, 레지스터

Description

피크전류의 크기를 저감하는 고속 입력 디스플레이 드라이버와 이를 이용한 데이터 입력방법{High Speed Input Display Driver with reducing peak current And Data input Method using the same}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 디스플레이 드라이버를 나타내는 도면이다.
도 2는 본 발명의 일실시예에 따른 디스플레이 드라이버를 나타내는 도면이다.
도 3은 종래기술과 본 발명에서의 피크전류를 비교한 도면이다.
도 4는 본 발명의 디스플레이 드라이버를 이용한 데이터 입력방법을 나타내는 플로우챠트이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 메모리어레이 120 : 레지스터부
150 : 램어드레스 카운터
CADDR : 열선택어드레스군 MADDR : 램선택어드레스군
ITL : 입력전송라인그룹 WTL : 기입전송라인그룹군
본 발명은 디스플레이 드라이버에 관한 것으로서, 특히 데이터의 고속 입력이 가능한 디스플레이 드라이버와 이를 이용한 데이터 입력방법에 관한 것이다.
최근, 휴대폰, PDA 등은 디스플레이 장치들은 점점 더 고속화되는 경향이 있다. 그리고, 디스플레이 장치를 구동하는 디스플레이 드라이버의 데이터 입력도 점점 고속화되어 가고 있다. 이와 같은, 데이터의 고속입력을 가능하게 하기 위하여, 다양한 방법들이 제안되고 있다.
도 1은 종래의 디스플레이 드라이버를 나타내는 도면이다. 도 1의 디스플레이 드라이버에는, 외부에서 제공되는 데이터그룹들을 순차적으로 래치하는 4개의 레지스터들(21, 22, 23, 24)이 내장된다. 각 데이터그룹들은 각각 18비트의 데이터들로 구성되며, 18개의 전송라인으로 구성되는 전송라인그룹을 통하여, 각각의 레지스터에 전송되어 순차적으로 래치된다. 4개의 레지스터들(21, 22, 23, 24)에 래치되는 데이터그룹들은, 기입드라이버부(30)를 통하여, 메모리어레이(10)에 동시에 저장된다.
그런데, 도 1의 디스플레이 드라이버에서는, 각 레지스터 당 18비트씩 전체 72비트의 데이터가 동시에 메모리어레이(10)에 기입되므로, 피크전류(peak current)가 매우 크다는 문제점이 발생한다.
따라서, 본 발명의 목적은 종래기술의 문제점을 해결하기 위한 것으로, 피크전류의 크기를 저감시키는 고속 입력용 디스플레이 드라이버와 이를 이용한 데이터 입력방법을 제공하는 데 있다.
상기와 같은 기술적 과제를 달성하기 위한 본 발명의 일면은 디스플레이 드라이버에 관한 것이다. 본 발명의 디스플레이 드라이버는 행과 열로 이루어지는 매트릭스상에 배열되는 다수개의 메모리셀들을 포함하는 메모리어레이; m(여기서, m은 2이상의 정수)개의 데이터로 형성되는 데이터그룹을 전송하되, 상기 데이터그룹을 형성하는 데이터를 동시에 전송하기 위한 m개의 입력전송라인들을 포함하는 입력전송라인그룹; 상기 입력전송라인그룹을 통하여 전송되는 n(여기서, n은 2이상의 정수)개의 상기 데이터그룹을 수신하여 저장하는 n개의 레지스터들을 포함하는 레지스터부로서, 소정의 램어드레스군에 응답하여, 상기 n개의 레지스터들의 전송순위가 결정되는 상기 레지스터부; 상기 램어드레스군을 발생하는 램어드레스 카운터로서, 상기 메모리어레이의 일그룹의 열을 선택하는 열선택어드레스군의 천이에 응답하여, 상기 n개의 레지스터를 특정하는 램어드레스군을 발생하는 상기 램어드레스 카운터; 상기 결정되는 전송순위에 따라, 특정되는 상기 레지스터들의 데이터그룹을 전송하는 기입전송라인그룹으로서, 상기 데이터그룹을 형성하는 데이터를 동시에 전송하기 위한 m개의 기입전송라인들을 포함하는 상기 기입전송라인그룹; 및 상기 기입전송라인그룹을 통하여 순차적으로 전송되는 상기 레지스터들의 데이터 그룹을 상기 메모리 어레이에 기입하도록 구동되는 m개의 기입드라이버를 포함하는 기입드라이버부로서, 상기 램어드레스군에 의하여 특정되는 상기 레지스터의 데이터그룹을 순차적으로 수신하여, 상기 열선택 어드레스군에 의하여 특정되는 상기 메모리어레이의 일그룹의 열의 메모리셀에 순차적으로 기입하도록 구동되는 상기 기입드라이버부를 구비한다.
상기와 같은 다른 기술적 과제를 달성하기 위한 본 발명의 일면은 다수개의 메모리셀을 포함하는 메모리어레이를 포함하는 디스플레이 드라이버의 데이터 입력방법에 관한 것이다. 본 발명의 디스플레이 드라이버의 데이터 입력방법은 n(여기서, n은 2이상의 정수)개의 데이터그룹들을 순차적으로 n개의 레지스터에 전송하는 A)단계로서, 상기 데이터그룹 각각은 동시에 전송되는 m(여기서, m은 2이상의 정수)개의 데이터로 형성되는 상기 A)단계; 소정의 램어드레스에 의하여, n개의 레지스터의 전송순위가 결정되는 B)단계: 및 상기 B)단계에서 결정되는 전송순위에 따라, 상기 n개의 레지스터에 저장되는 n개의 데이터그룹들을 각각의 특정되는 상기 메모리어레이의 메모리셀로 순차적으로 전송하여 저장하는 C)단계를 구비한다.
본 발명과 본 발명의 동작상의 잇점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다. 각 도면을 이해함에 있어서, 동일한 부재는 가능한 한 동일한 참조부호로 도시하고자 함에 유의해야 한다. 그리고, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 기술은 생략된다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명의 디스플레이 드라이버 및 이를 이용한 데이터 입력방법을 상세히 설명한다.
도 2는 본 발명의 일실시예에 따른 디스플레이 드라이버를 나타내는 도면이 다. 도 2를 참조하면, 본 발명의 디스플레이 드라이버는 메모리어레이(110), 입력전송라인그룹(ITL), 레지스터부(120), 램어드레스 카운터(150) 및 기입전송라인그룹(WTL)을 포함한다.
상기 메모리어레이(110)은 행(row)과 열(column)로 이루어지는 매트릭스 구조상에 배열되며, 입력되는 데이터를 저장하는 다수개의 메모리셀들(미도시)을 포함한다. 상기 메모리셀에 저장되는 데이터는, 독출명령에 응답하여 외부로 출력되기도 하며, 스캔명령에 응답하여 디스플레이 패널(미도시) 쪽으로 전송되기도 한다.
상기 입력전송라인그룹(ITL)은 마이크로컴퓨터와 같은 외부의 시스템으로부터 입력되는 데이터그룹들을 레지스터부(120)에 순차적으로 전송한다. 본 명세서에서, '데이터그룹'은 동일한 레지스터에 동시에 전송되는 데이터들을 칭한다. 그리고, 본 실시예에서는, 하나의 데이터그룹은 18개의 데이터(비트)로 구성된다. 또한, 입력전송라인그룹(ITL)도 18개의 입력전송라인들로 구성된다. 따라서, 하나의 '데이터그룹'을 구성하는 18개의 데이터는 동시에 전송될 수 있다.
외부로부터 입력되는 4개의 데이터그룹들은 상기 4개의 레지스터들(121, 122, 123, 124)로 구성되는 레지스터부(120)에 순차적으로 전송된다. 상기 레지스터부(120)를 구성하는 4개의 레지스터들(121, 122, 123, 124)은 상기 입력전송라인그룹(ITL)을 통하여 전송되는 4개의 데이터그룹을 순차적으로 수신하여 래치한다.
상기 레지스터부(120)는 상기 4개의 레지스터들(121, 122, 123, 124)에 래치된 데이터그룹들을 기입드라이버부(130)를 통하여, 메모리어레이(110)로 전송한다. 이때, 상기 4개의 레지스터들(121, 122, 123, 124)의 전송순위는 상기 램어드레스 카운터(150)에서 제공되는 램어드레스군(MADDR)에 의하여 결정된다.
상기 기입전송라인그룹(WTL)은, 상기 램어드레스군(MADDR)에 의하여 결정되는 전송순위에 따라, 상기 4개의 레지스터들(121, 122, 123, 124)에 저장된 데이터그룹들을 기입드라이버부(130)를 통하여 메모리어레이(110)로 전송한다. 본 실시예에서, 상기 기입전송라인그룹(WTL)은 18개의 기입전송라인들로 구성된다.
상기 기입드라이버부(130)는 상기 기입전송라인그룹(WTL)을 통하여 순차적으로 전송되는 상기 레지스터들(121, 122, 123, 124)의 데이터 그룹을 상기 메모리 어레이(110)에 기입하도록 구동되는 m(본 실시예의 경우에는, 18)개의 기입드라이버(미도시)를 포함한다. 그리고, 상기 기입드라이버부(130)는 상기 램어드레스군(MADDR)에 의하여 특정되는 상기 레지스터(121, 122, 123, 124)의 데이터그룹을 순차적으로 수신하여, 상기 열선택 어드레스군(CADDR)에 의하여 특정되는 상기 메모리어레이(110)의 일그룹의 열의 메모리셀에 순차적으로 기입하도록 구동된다.
따라서, 상기 레지스터부(120)에 저장되는 4개의 데이터그룹은 순차적으로 상기 메모리어레이(110)에 전송된다. 그러므로, 본 발명의 디스플레이 드라이버에서는, 도 1의 종래기술에 비하여, 피크전류가 감소하게 된다.
다시 기술하면, 상기 레지스터부(120)에서 전송되는 4개의 데이터그룹을 상기 메모리 어레이(110)에 기입시키는 상기 기입드라이버부(130)의 기입드라이버들(미도시)도 순차적으로 구동된다. 즉, 본 발명에서는 4개의 데이터그룹을 전송하기 위해서는, 18개의 기입드라이버들이 4차례 구동된다. 이에 따라, 본 발명에서의 피크전류는, 72개의 기입드라이버가 동시에 구동되는 종래기술에 비하여, 현저히 감소된다.
상기 램어드레스 카운터(150)는 열선택어드레스군(CADDR)의 천이에 응답하여, 상기 램어드레스군(MADDR)을 발생한다. 상기 열선택어드레스군(CADDR)은 상기 기입드라이버부(130)에서 일그룹의 열을 선택한다. 본 실시예에서는, 상기 일그룹의 열은 72개이다.
상기 기입드라이버부(130)는 상기 열선택어드레스군(CADDR) 및 상기 램어드레스군(MADDR)에 응답하여 구동된다. 상기 기입드라이버부(130)는 상기 기입전송라인그룹(WTL)을 통하여 전송되는 상기 레지스터들(121, 122, 123, 124)의 데이터 그룹을 상기 메모리 어레이(110)에 기입하도록 제어된다.
본 명세서에서, 상기 램어드레스군(MADD)은 2개의 램어드레스 신호로 이루어 진다. 즉, 상기 램어드레스 카운터(150)는 상기 열선택어드레스군(CADDR)가 한번 천이할 때, 4개의 램어드레스를 연속적으로 발생하여, 상기 4개의 레지스터(121, 122, 123, 124)들을 특정할 수 있다.
그리고, 상기 램어드레스군(MADDR)도 상기 열선택어드레스군(CADDR)과 함께 상기 기입드라이버부(130)에 전송되어, 상기 4개의 레지스터들(121, 122, 123, 124)의 데이터그룹이 전송되는 메모리어레이(110)의 일군의 열을 특정한다. 본 실시예에서는, 상기 일군의 열은 18개이다.
그러므로, 본 실시예에서는, 상기 램어드레스군(MADDR)과 상기 열선택어드레스군(CADDR)에 의하여 특정되는 72개의 메모리셀에, 4개의 레지스터(121, 122, 123, 124)에 래치된 72비트의 데이터가 기입된다.
행선택부(140)는 외부에서 제공되는 행선택어드레스군(RADDR)을 디코딩하여, 상기 메모리어레이(110)의 행을 특정한다. 그리고, 상기 행선택어드레스군(RADDR)에 의하여 특정되는 행(row)과 상기 램어드레스군(MADDR) 및 상기 열선택어드레스군(CADDR)에 의하여 특정되는 열(column)의 메모리셀에 외부로부터 입력되는 데이터가 기입된다. 상기 행선택부(140)의 구성 및 작용은 당업자에게는 자명하므로, 이에 대한 구체적인 기술은 생략된다. 그리고, 상기 메모리어레이(110)의 행은 충분한 시간적 여유로 선택되어 있음을 가정한다.
상기와 같은 본 발명의 디스플레이 드라이버에 의하면, 상기 4개의 레지스터들(121, 122, 123, 124)에 저장된 72비트의 데이터가 18비트씩 순차적으로 메모리어레이(110)의 메모리셀에 기입된다. 그리고, 18개의 기입드라이버가 4차례에 나누 어져 구동된다. 그러므로, 도 3에 도시되는 바와 같이, 본 발명의 디스플레이 드라이버의 피크전류는, 72비트의 데이터가 동시에 기입되는 종래의 디스플레이 드라이버의 피크전류에 비하여, 현저히 감소된다. 또한, 레지스터부(120)에서 메모리어레이(110)에 이르는 기입전송라인의 수는 종래의 72개에서 18개로 감소된다. 그리고, 기입드라이버부(130)의 기입드라이버의 수도, 종래의 72개에서 18개로 감소된다. 이와 같이, 본 발명에서는, 배선의 수와 기입드라이버의 수가 감소되므로, 이에 소요되는 레이아웃 면적도 현저히 감소된다.
도 4는 본 발명의 디스플레이 드라이버를 이용한 데이터 입력방법을 나타내는 플로우챠트이다. 도 4를 참조하면, 각각이 18개의 데이터(비트)로 구성되는 4개의 데이터그룹은 4개의 레지스터들(121, 122, 123, 124)에 순차적으로 저장된다(S301단계). 그리고, 램어드레스 카운터(150)에서 제공되는 램어드레스군(MADDR)에 의하여, 4개의 레지스터의 전송순위가 결정된다(S303단계). 그리고, 상기 S303단계에서 결정되는 전송순위에 따라, 각 레지스터에 저장된 데이터그룹의 데이터들이 특정되는 메모리셀에 저장된다(S305단계).
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 예를 들면, 본 명세서에서는 하나의 데이터그룹의 데이터의 수 즉, m은 18인 것을 기술되었다. 그러나, 상기 m은 18보다 크거나 작은 값이 될 수도 있다. 또한, 레지스터부를 구성하는 레지스터의 수 즉, n은 4인 것으로 기술되었다. 그러나, 상기 n도 4보다 크거나 작은 값 이 될 수도 있음은 당업자에게는 자명한 사실이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상기와 같은 본 발명의 디스플레이 드라이버 및 이를 이용한 데이터 입력방법에 의하면, 4개의 레지스터에 저장되는 데이터그룹을 순차적으로 메모리셀에 기입함으로써, 피크전류가 현저히 감소한다. 또한, 레지스터에서 메모리어레이에 이르는 전송라인의 수와 기입드라이버의 수도 감소됨으로써, 배선과 기입드라이버에 소요되는 레이아웃 면적도 현저히 감소한다.

Claims (4)

  1. 디스플레이 드라이버에 있어서,
    행과 열로 이루어지는 매트릭스상에 배열되는 다수개의 메모리셀들을 포함하는 메모리어레이;
    m(여기서, m은 2이상의 정수)개의 데이터로 형성되는 데이터그룹을 전송하되, 상기 데이터그룹을 형성하는 데이터를 동시에 전송하기 위한 m개의 입력전송라인들을 포함하는 입력전송라인그룹;
    상기 입력전송라인그룹을 통하여 전송되는 n(여기서, n은 2이상의 정수)개의 상기 데이터그룹을 수신하여 저장하는 n개의 레지스터들을 포함하는 레지스터부로서, 소정의 램어드레스군에 응답하여, 상기 n개의 레지스터들의 전송순위가 결정되는 상기 레지스터부;
    상기 램어드레스군을 발생하는 램어드레스 카운터로서, 상기 메모리어레이의 일그룹의 열을 선택하는 열선택어드레스군의 천이에 응답하여, 상기 n개의 레지스터를 특정하는 램어드레스군을 발생하는 상기 램어드레스 카운터;
    상기 결정되는 전송순위에 따라, 특정되는 상기 레지스터들의 데이터그룹을 전송하는 기입전송라인그룹으로서, 상기 데이터그룹을 형성하는 데이터를 동시에 전송하기 위한 m개의 기입전송라인들을 포함하는 상기 기입전송라인그룹; 및
    상기 기입전송라인그룹을 통하여 순차적으로 전송되는 상기 레지스터들의 데이터 그룹을 상기 메모리 어레이에 기입하도록 구동되는 m개의 기입드라이버를 포함하는 기입드라이버부로서, 상기 램어드레스군에 의하여 특정되는 상기 레지스터의 데이터그룹을 순차적으로 수신하여, 상기 열선택 어드레스군에 의하여 특정되는 상기 메모리어레이의 일그룹의 열의 메모리셀에 순차적으로 기입하도록 구동되는 상기 기입드라이버부
    를 구비하는 것을 특징으로 하는 디스플레이 드라이버.
  2. 삭제
  3. 제1 항에 있어서, 상기 메모리어레이는
    상기 일그룹의 열 중에서 일군의 열을 특정하기 위하여, 상기 램어드레스군을 수신하는 것을 특징으로 하는 디스플레이 드라이버.
  4. 삭제
KR1020040059216A 2004-07-28 2004-07-28 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법 KR100656874B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040059216A KR100656874B1 (ko) 2004-07-28 2004-07-28 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040059216A KR100656874B1 (ko) 2004-07-28 2004-07-28 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법

Publications (1)

Publication Number Publication Date
KR100656874B1 true KR100656874B1 (ko) 2006-12-12

Family

ID=37733114

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040059216A KR100656874B1 (ko) 2004-07-28 2004-07-28 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법

Country Status (1)

Country Link
KR (1) KR100656874B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005618A (ko) * 1993-07-26 1996-02-23 가나이 쯔또무 반도체 기억장치
KR970012701A (ko) * 1995-08-24 1997-03-29 김광호 워드라인 순차제어 반도체 메모리 장치
KR970012694A (ko) * 1995-08-30 1997-03-29 가네꼬 히사시 고속 판독 반도체 메모리
KR970051221A (ko) * 1995-12-22 1997-07-29 김광호 시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치
KR19980076896A (ko) * 1997-04-15 1998-11-16 문정환 메모리셀의 피크 커런트 방지회로
JP2002251894A (ja) * 2001-02-26 2002-09-06 Rohm Co Ltd シリアルメモリ装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960005618A (ko) * 1993-07-26 1996-02-23 가나이 쯔또무 반도체 기억장치
KR970012701A (ko) * 1995-08-24 1997-03-29 김광호 워드라인 순차제어 반도체 메모리 장치
KR970012694A (ko) * 1995-08-30 1997-03-29 가네꼬 히사시 고속 판독 반도체 메모리
KR970051221A (ko) * 1995-12-22 1997-07-29 김광호 시분할 워드라인 구동 회로를 구비한 반도체 메모리 장치
KR19980076896A (ko) * 1997-04-15 1998-11-16 문정환 메모리셀의 피크 커런트 방지회로
JP2002251894A (ja) * 2001-02-26 2002-09-06 Rohm Co Ltd シリアルメモリ装置

Similar Documents

Publication Publication Date Title
US7411861B2 (en) Integrated circuit device and electronic instrument
US7388803B2 (en) Integrated circuit device and electronic instrument
US7986541B2 (en) Integrated circuit device and electronic instrument
US20090091580A1 (en) Integrated circuit device and electronic instrument
US7808825B2 (en) Non-volatile memory device and method of programming the same
KR950027625A (ko) 화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템
JP2007012190A5 (ko)
US6128244A (en) Method and apparatus for accessing one of a plurality of memory units within an electronic memory device
US7848133B2 (en) Phase change memory with bipolar junction transistor select device
EP0388175B1 (en) Semiconductor memory device
JP4968778B2 (ja) 表示制御用半導体集積回路
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
KR960012026A (ko) 반도체 기억장치
KR950704741A (ko) 윈도우잉 동작용으로 설계된 프레임 버퍼 시스템(frame buffer system designed for windowing operations)
KR920009666B1 (ko) 교차식 메모리 구조 장치
US7212464B2 (en) Semiconductor memory device having a plurality of latch circuits coupled to each read amplifier
JP6524749B2 (ja) 記憶装置、表示ドライバー、電気光学装置及び電子機器
KR100656874B1 (ko) 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법
US9928886B2 (en) Low power memory device
US7042791B2 (en) Multi-port memory device with global data bus connection circuit
JP3240897B2 (ja) 半導体記憶装置
US7093051B2 (en) Dynamic input/output: configurable data bus for optimizing data throughput
KR950704769A (ko) 윈도우 운영용으로 설계된 프레임버퍼 시스템에서 스크롤링 속도를 증가시키는 방법 및 장치(method and apparatus for increasing the rate of scrolling in a frame buffer system designed for windowing operations)
US11960408B2 (en) Semiconductor memory device including unit page buffer blocks having four page buffer pairs
US20080320199A1 (en) Memory and control apparatus for display device, and memory therefor

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050512

Effective date: 20061031

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140605

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee