KR950027625A - 화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템 - Google Patents

화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템 Download PDF

Info

Publication number
KR950027625A
KR950027625A KR1019950006951A KR19950006951A KR950027625A KR 950027625 A KR950027625 A KR 950027625A KR 1019950006951 A KR1019950006951 A KR 1019950006951A KR 19950006951 A KR19950006951 A KR 19950006951A KR 950027625 A KR950027625 A KR 950027625A
Authority
KR
South Korea
Prior art keywords
image data
comparison result
memory
result signal
main memory
Prior art date
Application number
KR1019950006951A
Other languages
English (en)
Other versions
KR0171487B1 (ko
Inventor
가즈나리 이노우에
히데또 마쓰오까
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 바부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 바부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR950027625A publication Critical patent/KR950027625A/ko
Application granted granted Critical
Publication of KR0171487B1 publication Critical patent/KR0171487B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)
  • Image Generation (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

2개의 프레임 버퍼 메모리는 사용된다.
깊이 좌표는 제1프레임 버퍼 메모리의 데이타 뱅크 메모리에 저장된다. 비교 유니트는, 현재 상영되는 화상 데이타의 깊이 좌표와 새로이 입력된 깊이 좌표를 비교하고, 그로 인해 비교결과 신호출력단자로부터 비교결과 신호를 출력한다.
제2프레임 버퍼 메머리에서는, 색깔 데이타가 데이타 뱅크 메모리에 저장되고, 제1프레임 버퍼 메모리로부터 보내어진 비교결과 신호는 비교결과 신호는 비교결과 신호입력단자를 경유하여 입력된다.
화상처리 유니트는 비교결과 신호에 응답하여 색깔 데이타에 블렌딩 처리를 수행하고, 색깔 데이타를 리라이트 한다.

Description

화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 실시예의 프레임 버퍼 메모리(frame buffer memory)의 구조를 나타내는 블럭도,
제2도는 제1도에 나타난 프레임 버퍼 메로리를 사용한 제1그래픽 상영 시스템(graphics rendering system)의 구조를 나타내는 블럭도,
제3도는 제1도에 나타난 프레임 버퍼 메모리를 사용한 제2그래픽 상영 시스템의 구조를 나타내는 블럭도.

Claims (38)

  1. N개의 행과 M개의 열(N과 M은 1보다 큰 정수임)로 배열된 복수의 픽셀(pixel)로 형성된 스크린에 대응하는 화상 데이타를 저장하기 위한 반도체 집적회로 장치에 있어서, 화상 데이타를 저장하는 주 메모리(2), 상기 주메모리와 상기 캐쉬 메모리 사이에서 상기 화상 데이타를 전송하는 제1데이타 버스(DB)를 구비하며; 상기 캐쉬 메모리에 관하여 상기 화상 데이타를 전송하기 위한 제1페이지 모드에서는, 상기 주 메모리는 상기 스크린상의 n개의 행과 m개의 열(n과 m은 1보다 큰 정수이고, n〈 N, m〈 M의 관계를 만족함)의 픽셀에 대응되는 상기 화상 데이타를 저장하는 저장영역을 활성화시키는 것을 특징으로 하는 반도체 집적회로 장치.
  2. 제1항에 있어서, 상기 주 메모리로부터 출력된 상기 화상 데이타를 저장하고 그 저장된 화상 데이타를 상기 스크린에 출력하는 직렬접근 메모리(3a,3b) 및 상기 화상데이타를 상기 주 메모리로부터 상기 직렬 접근 메모리로 전송하는 제2화상 데이타 버스(DBa, DBb)를 부가하여 구비하며; 상기 데이타를 상기 직렬 접속 메모리에 전송하기 위한 제2페이지 모드에서는, 상기 주 메모리는 상기 스크린상의 1개의 행과 M개의 열에 있는 상기 픽셀에 대응되는 상기 화상 데이타를 저장하는 상기 저장영역을 활성화시키는 것을 특징으로 하는 반도체 집적회로장치.
  3. 제2항에 있어서, 상기 캐쉬 메모리가, A-비트의 자장용량을 갖는 다수의 메모리 블럭(CAB1 내지 CABB)를 구비하고, 상기 제1데이타 버스가 A-비트의 버스 폭을 갖고, 상기 제1페이지 모드에서, 상기 주 메모리가 B-비트(B=A·K, K는 양의 정수)의 상기 화상 데이타를 저장하는 저장영역을 활성화시키는 것을 특징으로 하는 반도체 집적회로 장치.
  4. 제3항에 있어서, 상기 메모리 블록이 256비트의 저장용량을 가지고; 상기 제1데이타 버스가 256비트의 버스 폭을 갖는 것을 특징으로 하는 반도체 집적회로 장치.
  5. 제2항에 있어서, 4면을 갖는 반도체 집적회로 장치를 포함하고; 외부적으로 입력된 화상 데이타(DQO 내지 DQ31)를 상기 장치 속으로 입력하기 위한 화상 데이타 입력단자 및, 상기 직렬 접근 메모리로부터 보내어진 상기 화상 데이타를 외부적으로 출력하기 위한 화상데이타출력단자를 부가하여 구비하며; 화상데이타출력단자가 4면중의 하나에 배치되어 있고; 화상데이타입력단자가 상기 한 면 이외의 다른 한 면에 배치되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  6. 제2항에 있어서, 상기 직렬 접근 메모리가 제1 및 제2직렬 접근 메모리를 포함하고; 상기 제1직렬 접근 메모리내에 저장된 화상 데이타가 상기 제2직렬 접근 메모리 내에 저장된 화상 데이타와 다르고; 소정의 클럭신호에 응답하여 상기 제1직렬 접근 메모리로부터 출력된 상기 화상 데이타와 상기 제2직렬 접근 메모리로부터 출력된 상기 화상 데이타를 선택적으로 출력하기 위한 출력수단(R71R72,73) 및 소정의 제어신호에 응답하여 상기 화상 데이타의 출력순서를 바꾸도록 상기 출력수단을 제어하기 위한 제어수단(71,72)을 부가하여 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  7. 제1항에 있어서, 상기 캐쉬 메모리가 A-비트의 저장용량을 갖는 복수의 메모리 블록(CAB1내지 CAB8)을 구비하고; 상기 제1데이타 버스가 a-비트의 버스 폭을 갖고; 상기 주 메모리가 상기 제1페이지 모드에서 B-비트(B=A·K,K는 양의 정수)의 상기 화상 데이타를 저장하는 저장영역을 활성화시키는 것을 특징으로 하는 반도체 집적회로 장치.
  8. 제7항에 있어서, 상기 메모리 블럭이 256-비트의 저장용량을 갖고; 상기 제1데이타 버스가 256-비트의 버스 폭을 갖는 것을 특징으로 하는 반도에 집적회로 장치.
  9. 제7항에 있어서, 라이트가 수행되는 상기 캐쉬 메모리 내의 메모리 셀을 검출하기 위한 라이트검출수단(6) 및, 상기 라이트 검출수단에 의해 라이트가 검출되는 상기 메모리셀의 상기 데이타만을 상기 제1데이타 버스를 경유하여 상기 캐쉬 메모리로부터 상기 주 메모리로 공급하는 상기 캐쉬 메모리를 제어하기 위한 제어수단(5)을 부가하여 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  10. 제1항에 있어서, 상기 주 메모리가 깊이 좌표와 색깔 데이타 중에서 적어도 하나로 형성된 화상 데이타를 저장하고; 상기 주 메모리가 상기 깊이 좌표를 저장할 때, 상기 주 메모리에 저장된 상기 깊이 좌표와 새로이 입력된 깊이 좌표의 위치들 사이에 만들어진 비교결과를 지칭하는 비교결과 신호를 외부적으로 출력하기 위한 비교결과 신호 출력단자(PASS-OUT) 및, 외부적으로 입력된 비교결과 신호를 내부적으로 입력하기 위한 비교결과 신호입력단자(PASS-IN)를 구비하고; 상기 주 메모리가, 상기 주 메모리가 상기 색깔 데이타를 저장할 때, 상기 비교결과 신호입력단자로 부터 보내어진 상기 비교결과 신호에 따라서, 저장된 색깔 데이타의 리라이트를 수행하고; 상기 비교결과 신호출력단자가 상기 비교결과 신호입력단자의 상대편에 배치되는 것을 특징으로 하는 반도체 집적회로 장치.
  11. 제10항에 있어서, 상기 장치의 동작의 참조를 형성하는 클럭신호를 입력하기 위한 클럭신호입력단자(CLK)를 부가하여 구비하고; 상기 클럭신호 입력단자가 상기 비교결과 신호출력단자와 같은 쪽에 배치되는 것을 특징으로 하는 반도체 집적회로 장치.
  12. 제1항에 있어서, 외부적으로 입력된 비교결과 신호를 내부적으로 입력하기 위한 비교결과 신호입력단자(CLK)를 부가하여 구비하고; 상기 주 메모리가, 상기 비교결과 신호에 따라서, 저장된 화상 데이타의 리라이트를 수행하고; 상기 비교결과 신호입력단자가 상기 클럭신호 입력단자의 상대편에 배치되는 것을 특징으로 하는 반도체 집적회로 장치.
  13. 제1항에 있어서, 상기 주 메모리가 화상 데이타의 깊이 좌표를 저장하고; 상기 주 메모리에 저장된 상기 깊이 좌료와 화상 데이타의 새로이 입력된 깊이 좌표의 위치들 사이에 만들어진 비교결과를 지칭하는 비교결과 신호를 외부적으로 출력하기 위한 비교결과 신호출력단자(PASS-OUT) 및, 상기 장치의 동작의 참조를 형성하는 클럭신호를 입력하기 위한 클럭신호입력단자(CLK)를 부가하여 구비하고; 상기 비교결과 신호출력단자가 상기 클럭신호 입력단자와 같은 폭에 배치되는 것을 특징으로 하는 반도체 집적회로 장치.
  14. 제1항에 있어서, 상기 주 메모리가 깊이 좌표와 색깔 데이타 중에서 적어도 하나로 형성된 화상데이타를 저장하고; 상기 주 메모리가 상기 깊이 좌표를 저장할 때, 상기 주 메모리에 저장된 상기 깊이 좌표와 새로이 입력된 깊이 좌표의 위치들 사이에 만들어지는 비교결과를 지칭하는 비교결과 신호를 출력하기 위한 비교수단로부터 보내어진 상기 비교결과 신호를 외부적으로 출력하기 위한 비교결과 신호출력단자(PASS-OUT), 외부적으로 입력된 상기 비교결과 신호를 내부적으로 입력하기 위한 비교결과 신호입력단자(PASS-IN) 및, 상기 주 메모리가 상기 색깔 데이타를 저장할 때, 상기 비교결과 신호입력단자로부터 보내어진 상기 비교결과 신호에 응답하여 상기 주 메모리에 저장된 상기 색깔 데이타의 리라이트를 제어하기 위한 제어수단(8)을 부가하여 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  15. 제1항에 있어서, 상기 캐쉬 메모리로부터 보내어진 상기 화상데이타와 외부적으로 공급된 화상데이타에 소정의 논리조작을 수행하는 논리조작수단(8b) 및, 상기 캐쉬 메모리의 고의의 어드레스에 있는 상기 논리동작수단에 의해 처리된 상기 화상데이타를 재저장하기 위한 저장영역지정수단(41,42)을 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  16. 제1항에 있어서, 라이트가 수행되는 상기 캐쉬 메모리 내의 상기 메모리 셀을 검출하기 위한 라이트검출수단(6) 및, 상기 제1데이타 버스를 경유하여 상기 캐쉬 메모리로부터 상기 주 메모리로의 상기 라이트 검출수단에 의해 라이트가 검출되는 상기 메모리 셀의 데이타만 공급하는 상기 캐쉬 메모리를 제어하기 위한 제어수단을 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  17. N개의 행과 M개의 열(N과 M은 1보다 큰 정수임)로 배열된 복수의 팩셀(pixel)로 형성된 스크린에 대응하는 화상 데이타를 저장하기 위한 반도체 집적회로 장치에 있어서, 상기 화상 데이타를 저장하는 주 메모리(2)를 구비하고; 상기 주 메모리는, 제1페이지 모드에서 상기 스크린상의 제1영역에 있는 픽셀에 대응되는 상기 화상 데이타를 저장하는 상기 주 메모리의 제1저장 영역을 활성화하고 상기 제1페이지 모드와는 다른 제2페이지 모드에서 상기 제1영역과는 형태적으로 다른 상기 스크린상의 제2영역에 있는 픽셀에 대응되는 상기 화상 데이타를 저장하는 제2저장 영역을 활성화하기 위한 활성 화수단을 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  18. 제17항에 있어서, 상기 주 메모리가, 헹과 열 방향으로 상기 스크린을 나눔으로써 형성된 복수의 스크린 블럭에 대응하는 화상 데이타를 저장하기 위한 복수의 메모리 셀 어레이(MA11 내지 MA14, MA21 내지 MA24, MA31 내지 MA34, MA41 내지 MA44)를 부가하여 구비하고; 상기 활성화수단이, 상기 복수의 메모리 셀 어레이의 각각에 대응되어 제공되는 복수의 행 서브디코더(SRD11 내지 SRD14, SRD21 내지 SRD24, SRD31 내지 SRD34, SRD41 내지 SRD44) 및 상기 복수의 메모리 셀 어레이로 형성되는 각각의 그룹을 위하여 제공되고, 행 방향을 따라 1개의 행에 배열된 상기 스크린 블럭에 대응하는 화상 데이터를 저장하는 병렬의 메모리 셀 어레이를 각각 구비하는 복수의 주 행 디코더(MRD1 내지 MRD4)를 구비하고, 상기 복수의 주 행 디코더와 상기 복수의 행 서브디코더가, 상기 제1페이지 모드에서 상기 스크린 상의n개의 행과m개의 열(n과 m은 1보다 큰 정수이고, n〈 N와m〈 M의 관계를 만족함)의 픽셀에 대응되는 상기 화상 데이타를 저장하는 상기 복수의 메모리 셀 어레이의 상기 제1저장영역을 활성화하고, 제2페이지 모드에서 상기 스크린상의 1개의 행과 M개의 열에 있는 픽셀에 대응되는 상기 화상 데이타를 저장하는 제2저장영역을 활성화시키는 것을 특징으로 하는 반도체 집적회로 장치.
  19. 제18항에 있어서, 상기 주 행 디코더가, 소정의 제어신호에 따라서 상기 주 행 서브 디코더를 활성화하기 위한 활성신호를 출력하고, 상기 활성신호가 입력되고 상기 소정의 행 선택 라인을 활성화하기 위한 인에이블 신호가 입력될 때, 상기 행 서브 디코더에 대응되는 메모리 셀 어레의 소정의 행 선택 라인을 상기 행 서브 디코더가 활성화하는 것을 특징으로 하는 반도체 집적회로 장치.
  20. 깊이 좌표와 색깔 데이타 중에서 적어도 하나로 형성된 화상 데이타를 저장하는 주 메모리(2), 상기 주메모리가 상기 깊이 좌표를 저장할 때, 상기 주 메모리에 저장된 상기 싶이 좌표와 새로이 입력된 깊이 좌표의 위치들 사이에 만들어진 비교결과를 지칭하는 비교결과 신호를 외부적으로 출력하기 위한 비교결과 신호출력단자(PASS-OUT) 및 외부적으로 입력된 비교결과 신호를 내부적으로 입력하기 위한 비교결과 신호입력단자(PASS-IN)를 구비하고; 상기 주 메모리가 상기 색깔 데이타를 저장할 때, 상기 비교결과 신호입력단자로부터 보내어진 상기 비교결과 신호에 따라서 상기 주 메모리가 저장된 색깔 데이타의 리라이트를 수행하고, 상기 비교결과 신호출력단자가 상기 비교결과 신호입력단자의 상대편에 배치되는 것을 특징으로 하는 반도체 집적회로 장치.
  21. 제20항에 있어서, 상기 장치의 동작의 참조를 형설하는 클럭신호를 입력하기 위한 클럭신호 입력단자(CLK)를 부가하여 구비하고; 상기 클럭신호 입력단자가 상기 비교결과 신호출력단자와 같은 편에 배치되는 것을 특징으로 하는 반도체 집적회로 장치.
  22. 화상 데이타를 저장하는 주 메모리(2), 외부적으로 입력된 비교결과 신호를 내부적으로 입력하기 위한 비교결과 신호입력단자(PASS-IN) 및, 상기 장치의 동작의 참조를 형성하는 클럭신호를 입력하기 위한 클럭신호입력단자(CLK)를 구비하고; 상기 주 메모리가, 상기 비교결과 신호에 따라서, 저장된 화상 데이타의 리라이트를 수행하고, 상기 비교결과 신호입력단자가 상기 클럭신호 입력단자의 상대편에 배치되는 것을 특징으로 하는 반도체 집적회로 장치.
  23. 화상 데이타의 깊이 좌표를 저장하는 주 메모리(2), 상기 주 메모리에 저장된 상기 깊이 좌표와 새로이 입력된 화상데이타의 깊이 좌표의 위치들 사이에 만들어진 비교결과를 지칭하는 비교결과 신호를 외부적으로 출력하기 위한 비교결과 신호출력단자(PASS-OUT) 및, 상기 장치의 동작의 참조를 형성하는 클럭신호를 입력하기 위한 클럭신호 입력단자(CLK)를 구비하고; 상기 비교결과 신호출력단자는 상기 클럭신호 입력단자와 같은 쪽에 배치되어 있는 것을 특징으로 하는 반도체 집적회로 장치.
  24. 4면을 가진 반도체 집적회로 장치에 있어서, 입력된 화상 데이타를 상기 장치에 외부적으로 입력하기 위한 화상데이타입력단자(DQO 내지 DQ31), 상기 화상데이타입력단자로부터 보내어진 상기 화상 데이타를 저장하는 캐쉬 메모리(4), 상기 캐쉬 메모리에 저장된 상기 화상 데이타를 저장하는 주 메모리(2), 상기 주 메모리에 저장된 상기 화상 데이타를 저장하는 직렬 접근 메모리(3a,3b) 및, 상기 직렬 접근 메모리로부터 보내어진 상기 화상 데이타를 외부적으로 출력하기 위한 화상데이타출력단자(VO)를 구비하고; 상기 화상데이타출력단자가 상기 4면중의 한 면에 배치되어 있고; 상기 화상데이타입력단자가 상기 한 면과는 다른 한 면에 배치되 있는 것을 특징으로 하는 반도체 집적회로 장치.
  25. 깊이 좌표와 색깔 데이타 중에서 적어도 하나로 형성된 화상 데이타를 저장하는 주 메모리(2); 상기 주 메모리가 상기 깊이 좌표를 저장할 때, 상기 주 메모리에 저장된 상기 깊이 좌표와 새로이 입력된 깊이 좌표의 위치들 사이에 만들어지는 비교결과를 지칭하는 비교결과 실호를 출력하기 위한 비교수단(8a); 상기 비교수단으로부터 보내어진 상기 비교결과 신호를 외부적으로 출력하기 위한 비교결과 신호출력단자(PASS-OUT); 외부적으로 입력된 상기 비교결과 신호를 내부적으로 입력하기 위한 비교결과 신호입력단자(PASS-IN); 및, 상기 주메모리가 상기 색깔 데이타를 저장할 때, 상기 비교결과 신호입력단자로부터 보내어진 상기 비교결과 신호에 응답하여 상기 주 메모리에 저장된 상기 색갈 데이타의 리라이트를 제어하기 위한 제어수단(8)을 부가하여 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  26. 화상 데이타를 저장하는 주 메모리(2); 상기 주 메모리로부터 보내어진 상기 화상 데이타를 전송하는 데이타 버스(DB); 상기 데이타 버스를 통하여 전송된 상기 화상 데이타를 저장하는 캐쉬 메모리(4); 상기 캐쉬 메모리로부터 보내어진 상기 화상 데이타와 외부적으로 공급된 화상 데이타에 소정의 논리조작을 수행하는 논리조작 수단(8b); 및, 상기 캐쉬 메모리의 고의의 어드레스에 있는 상기 논리동작수단에 의해 처리된 상기 화상 데이타를 재저장하기 위한 어드레스 지정수단(41,42,44)을구비한 것을 특징으로 하는 반도체 집적회로 장치.
  27. 제26항에 있어서, 상기 어드레스 저장수단이, 소정의 스위칭신호를 출력하는 스위칭수단(41), 어드레스 입력단자로부터 보내어진 어드레스 신호와 화상데이타 입력단자로부터 보내어지는 라이트 어드레스 신호 중의 하나를 상기 스위칭신호에 따라서 선택하고 출력하는 실렉터(42) 및, 상기 실렉터의 출력신호에 따라서 소정의 어드레스에 있는 상기 화상 데이타를 저장하는 캐쉬 라이트 디코더(44)를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  28. 제27항에 있어서, 상기 논리조작수단이 알파-블렌딩 처리를 수행하는 화상처리 유니트(8b)를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  29. 화상 데이타를 저장하는 주 메모리(2); 상기 주 메모로부터 보내어진 상기 화상 데이타를 전송하는 데이타 버스(DB); 상기 데이타 버스를 통하여 전송된 상기 화상 데이타를 저장하는 캐쉬 메모리(4); 라이트가 수행되는 상기 캐쉬 메모리 내의 메모리 셀을 검출하기 위한 라이트검출수단(6); 및, 상기 라이트 검출수단에 의해 라이트가 검출되는 상기 메모리 셀의 데이타만을 상기 데이타 버스를 경우하여 상기 캐쉬 메모리로부터 상기 주 메모리로 공급하는 상기 캐쉬 메모리를 제어하기 위한 제어수단(5)을 구비하는 것을 특징으로 하는 반도체 집적회로장치.
  30. 제29항에 있어서, 상기 캐쉬 메모리가, 상기 화상 데이타를 저장하는 메모리 셀(G1 내지 G3), 상기 메모리 셀에 접속된 라이트 워드 라인(CWW) 및, 상기 메모리 셀에 접속된 리드 워드 라인(CRW)을 구비하고; 상기 라이트 검출수단은, 상기 라이트 워드 라인과 상기 리드워드 라인에 접속되는 라이트 검출을 위한 메모리 셀(G61 내지 G63)을 구비하고; 상기 캐쉬 메모리의 메모리 셀 내의 데이타와 똑깥은 데이타가 라이트 검출을 위하여 상기 메모리 셀로 라이트되고; 상기 라이트 검출수단이, 라이트 검출을 위한 상기 메모리 셀의 데이타와 라이트 인에이블 신호 사이에 논리생산을 출력하기 위하여 그리고 라이트 검출을 위하여 제공되는 AND게이트(G67)를 부가하여 구비하고; 상기 제어수단이, 라이트 검출을 위한 상기 AND게이트의 출력에 따라서 상기 캐쉬 메모리내의 메모리 셀의 데이타를 출력하는 라이트 버퍼(51)를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  31. 제30항에 있어서, 상기 라이트 버퍼가, 상기 화상 데이타의 평면방향으로의 평면신호인스트럭팅 마스킹에 따라서도 상기 캐쉬 메모리 내의 메모리셀의 데이타를 출력하는 것을 특징으로 하는 반도체 집적회로 장치.
  32. 제1화상 데이타를 저장하는 제1직렬 접근 메모리(3a); 상기 제1화상 데이타와는 다른 제2화상 데이타를 저장하는 제2직렬 접근 메모리(3a); 소정의 클럭신호에 응답하여 상기 제1직렬 접근 메모리로부터 출력되는 제1 화상 데이타와 상기 제2직렬 접근 메모리로부터 출력되는 제2화상 데이타를 선택적으로 출력하기 위한 출력수단(R71,R72,73); 및, 소정의 제어신호에 응답하여 상기 제1화상 데이타와 상기 제2화상 데이타의 출력순서를 바꾸는 출력수단을 제어하기 위한 제어수단(71,72)을 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  33. 제32항에 있어서, 상기 제어수단이, 비디오 클럭신호에 응답하여 소정의 신호를 출력하는 내부비디오 클럭 발생수단(71) 및, 상기 내부비디오클럭발생회로로부터 공급되는 신호에 따라서 정상모드와 역모드 중의 하나를 명령하는 모드제어신호를 출력하는 내부신호발생회로(72)를 구비하고; 상기 출력수단이, 상기 제1직렬 접근 메모리로부터 공급되는 제1화상 데이타를 받아들이는 제1레지스터(R71), 상기 제2직렬 접근 메모리로부터 공급되는 제2화상 데이타를 받아들이는 제2레지스터(R71) 및 상기 모드제어신호에 따라서 제1 및 제2레지스터의 출력을 선택적으로 출력하는 실렉터(73)를 구비하는 것을 특징으로 하는 반도체 집적회로 장치.
  34. A메가 비트의 저장용량을 각각 가지며 B(나노 초)의 데이타 전송률로 C비트의 화상 데이타를 출력하는 복수의 반도체 집적회로장치(122a 내지 122d) 및, 상기 복수의 반도체 집적회로 장치중 적어도 4개의 반도체 집적회로 장치로부터 공급되는 화상데이타를 받아들이고 B/2(나노초)의 데이타 전송률로 2C비트의 화상 데이타를 출력하기 위한 출력수단(123)을 구비하는 것을 특징으로 하는 화상 데이타 처리시스템.
  35. 제34항에 있어서, 상기 출력수단이, 상기 복수의 반도체 집적회로 장치로부터 공급되는 화상 데이타를 받아들이는 제1 및 제2레지스터(126,127) 및, 상기 제1 및 제2레지스터로부터 공급되는 화상 데이타를 받아들이고 받아들인 데이타를 선택적으로 출력하는 실렉터(128)를 구비하는 것을 특징으로 하는 화상 데이타 처리시스템.
  36. 제35항에 있어서, 상기 복수의 반도체 집적회로 장치가 4개의 반도체 집적회로 장치를 구비하고; 상기 A(메가 비트)가 10(메가 비트)이고; 상기 B(나노 초)가 14(나노 초)이고; 상기 C(비트)가 16(비트)이고; 상기 출력수단으로부터 출력되는 40메가 바이트의 화상 데이타가 스크리니의 한 평면에 해당하는 것을 특징으로 하는 화상 데이타 처리시스템.
  37. 제1 및 제2반도체 집적회로 장치(101,102) 및, 소정의 시스템 클럭신호를 출력하는 클럭발생기(104)을 구비하고; 상기 제1반도체 집적회로 장치가, 화상 데이타의 깊이 좌표를 저장하는 제1 주 메모리(2), 상기 주 메모리에 저장된 상기 깊이 좌표와 새로이 입력된 깊이 좌표의 위치들 사이에 만들어진 비교결과를 지칭하는 비교결과 신호를 외부적으로 출력하기 위한 비교결과 신호출력단자(PASS- OUT) 및, 상기 시스템 클럭신호를 입력하기 위한 제1클럭신호 입력단자(CLK)를 구비하되, 상기 비교결과 신호출력단자가 제1클럭신호 입력단자와 같은 쪽에 배치되고; 상기 제2반도체 집적회로 장치가, 색깔 데이타를 포함하는 화상 데이타를 저장하는 제2주 메모리(2), 상기 제1반도체 집적회로 장치로부터 보내어진 비교결과 신호를 내부적으로 입력하기 위한 비교결과 신호입력단자(PASS-IN) 및 상기 시스템 클럭신호를 입력하기 위한 제2클럭신호 입력단자(CLK)를 구비하고; 상기 제2주 메모리가, 상기 비교결과 신호에 따라서 저장되는 색깔 데이타의 리라이트를 수행하고; 상기 비교결과 신호입력단자가 상기 제2클럭신호 입력단자의 상대편에 배치되고; 상기 클럭발생기가, 상기 제1반도체 집적회로 장치에 상대적으로 가깝고 상기 제2반도체 집적회로 장치에 상대적으로 먼 부분 배치되어 있는 것을 특징으로 하는 화상 데이타 처리시스템.
  38. 제37항에 있어서, 상기 제1반도체 집적회로 장치가 제1레지스터를 구비하되, 상기 제1레지스터가 상기 제1클럭신호 입력단자로부터 보내어진 상기 시스템 클럭신호에 따라서, 상기 비교결과 신호출력단자에 가까이 배치되고, 상기 장치에서 생성되는 비교결과 신호를 받아들이고, 상기 비교결과 신호출력단자에 상기 비교결과 신호를 출력하고; 상기 제2반도체 집적회로 장치가 제2레지스터(R102)를 구비하되, 상기 제2레지스터가 상기 제2클럭신호 입력단자로부터 보내어진 상기 시스템 클럭신호에 따라서, 상기 비교결과 신호입력단자에 가까이 배치되고, 상기 비교 결과 입력단자를 경유하여 보내어진 비교결과 신호를 받아들이고, 상기 비교결과 신호를 출력하는 것을 특징으로 하는 화상 데이타 처리시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950006951A 1994-03-31 1995-03-29 화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템 KR0171487B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP6244294 1994-03-31
JP94-062442 1994-03-31
JP94-170748 1994-07-22
JP6170748A JPH07319436A (ja) 1994-03-31 1994-07-22 半導体集積回路装置およびそれを用いた画像データ処理システム

Publications (2)

Publication Number Publication Date
KR950027625A true KR950027625A (ko) 1995-10-18
KR0171487B1 KR0171487B1 (ko) 1999-03-30

Family

ID=26403480

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950006951A KR0171487B1 (ko) 1994-03-31 1995-03-29 화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템

Country Status (3)

Country Link
US (1) US5767865A (ko)
JP (1) JPH07319436A (ko)
KR (1) KR0171487B1 (ko)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5201485B2 (ja) * 1994-01-21 2013-06-05 ルネサスエレクトロニクス株式会社 半導体集積回路装置
DE69521741T2 (de) * 1994-05-03 2002-05-23 Sun Microsystems Inc Direktzugriffspeicher und System für Rasterpuffer
US6295074B1 (en) * 1996-03-21 2001-09-25 Hitachi, Ltd. Data processing apparatus having DRAM incorporated therein
US6504548B2 (en) 1998-09-18 2003-01-07 Hitachi, Ltd. Data processing apparatus having DRAM incorporated therein
JP3484296B2 (ja) * 1996-06-28 2004-01-06 ブラザー工業株式会社 半導体集積回路
JP3789998B2 (ja) * 1997-01-17 2006-06-28 株式会社ルネサステクノロジ メモリ内蔵プロセサ
US5909225A (en) * 1997-05-30 1999-06-01 Hewlett-Packard Co. Frame buffer cache for graphics applications
US6002412A (en) * 1997-05-30 1999-12-14 Hewlett-Packard Co. Increased performance of graphics memory using page sorting fifos
US5937204A (en) * 1997-05-30 1999-08-10 Helwett-Packard, Co. Dual-pipeline architecture for enhancing the performance of graphics memory
JP3342352B2 (ja) * 1997-07-04 2002-11-05 シャープ株式会社 表示用メモリ制御装置
US6504550B1 (en) * 1998-05-21 2003-01-07 Mitsubishi Electric & Electronics Usa, Inc. System for graphics processing employing semiconductor device
US6535218B1 (en) * 1998-05-21 2003-03-18 Mitsubishi Electric & Electronics Usa, Inc. Frame buffer memory for graphic processing
US6253287B1 (en) * 1998-09-09 2001-06-26 Advanced Micro Devices, Inc. Using three-dimensional storage to make variable-length instructions appear uniform in two dimensions
JP3595745B2 (ja) * 1999-01-29 2004-12-02 キヤノン株式会社 画像処理装置
KR100767611B1 (ko) * 1999-04-13 2007-10-17 소니 가부시끼 가이샤 영상 처리 장치 및 방법 및 매체
US6486884B1 (en) * 1999-05-19 2002-11-26 Ati International Srl Apparatus for accessing memory in a video system and method thereof
US6469703B1 (en) 1999-07-02 2002-10-22 Ati International Srl System of accessing data in a graphics system and method thereof
JP2001195230A (ja) * 2000-01-14 2001-07-19 Mitsubishi Electric Corp 描画処理システム、及び描画演算を行う半導体集積回路
KR100355233B1 (ko) * 2000-07-03 2002-10-11 삼성전자 주식회사 정보의 비교-기록 기능을 구비하는 반도체 메모리 장치 및이의 정보 처리방법
US6778179B2 (en) 2001-05-18 2004-08-17 Sun Microsystems, Inc. External dirty tag bits for 3D-RAM SRAM
US6720969B2 (en) 2001-05-18 2004-04-13 Sun Microsystems, Inc. Dirty tag bits for 3D-RAM SRAM
US7027064B2 (en) * 2002-02-28 2006-04-11 Sun Microsystems, Inc. Active block write-back from SRAM cache to DRAM
JP2003263650A (ja) 2002-03-12 2003-09-19 Sony Corp 画像処理装置およびその方法
US20060177122A1 (en) * 2005-02-07 2006-08-10 Sony Computer Entertainment Inc. Method and apparatus for particle manipulation using graphics processing
JP4552776B2 (ja) * 2005-06-30 2010-09-29 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010335B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010333B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010332B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4186970B2 (ja) * 2005-06-30 2008-11-26 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4830371B2 (ja) * 2005-06-30 2011-12-07 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4010334B2 (ja) * 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001975A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7567479B2 (en) * 2005-06-30 2009-07-28 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100850614B1 (ko) * 2005-06-30 2008-08-05 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4010336B2 (ja) 2005-06-30 2007-11-21 セイコーエプソン株式会社 集積回路装置及び電子機器
KR100828792B1 (ko) * 2005-06-30 2008-05-09 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
US20070016700A1 (en) * 2005-06-30 2007-01-18 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4345725B2 (ja) * 2005-06-30 2009-10-14 セイコーエプソン株式会社 表示装置及び電子機器
US7564734B2 (en) 2005-06-30 2009-07-21 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7755587B2 (en) * 2005-06-30 2010-07-13 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4661400B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US7764278B2 (en) * 2005-06-30 2010-07-27 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7561478B2 (en) * 2005-06-30 2009-07-14 Seiko Epson Corporation Integrated circuit device and electronic instrument
US20070001970A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
KR100826695B1 (ko) * 2005-06-30 2008-04-30 세이코 엡슨 가부시키가이샤 집적 회로 장치 및 전자 기기
JP4661401B2 (ja) * 2005-06-30 2011-03-30 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001984A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4151688B2 (ja) * 2005-06-30 2008-09-17 セイコーエプソン株式会社 集積回路装置及び電子機器
US20070001974A1 (en) * 2005-06-30 2007-01-04 Seiko Epson Corporation Integrated circuit device and electronic instrument
US7593270B2 (en) * 2005-06-30 2009-09-22 Seiko Epson Corporation Integrated circuit device and electronic instrument
JP4665677B2 (ja) 2005-09-09 2011-04-06 セイコーエプソン株式会社 集積回路装置及び電子機器
JP4586739B2 (ja) 2006-02-10 2010-11-24 セイコーエプソン株式会社 半導体集積回路及び電子機器
WO2014087654A1 (ja) * 2012-12-07 2014-06-12 日本電気株式会社 データ送信装置、データ送信方法、及び記録媒体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4961153A (en) * 1987-08-18 1990-10-02 Hewlett Packard Company Graphics frame buffer with strip Z buffering and programmable Z buffer location
US4951232A (en) * 1988-09-12 1990-08-21 Silicon Graphics, Inc. Method for updating pipelined, single port Z-buffer by segments on a scan line
JP2899838B2 (ja) * 1990-12-27 1999-06-02 富士通株式会社 記憶装置
JP3316592B2 (ja) * 1991-06-17 2002-08-19 サン・マイクロシステムズ・インコーポレーテッド 二重バッファ・出力ディスプレー・システム、および、第１のフレーム・バッファおよび第２のフレーム・バッファ相互間の切り換えを行う方法
US5517603A (en) * 1991-12-20 1996-05-14 Apple Computer, Inc. Scanline rendering device for generating pixel values for displaying three-dimensional graphical images
JPH05257459A (ja) * 1992-03-13 1993-10-08 Fujitsu Ltd 三次元ベクトル高速描画方式
US5572655A (en) * 1993-01-12 1996-11-05 Lsi Logic Corporation High-performance integrated bit-mapped graphics controller
US5544306A (en) * 1994-05-03 1996-08-06 Sun Microsystems, Inc. Flexible dram access in a frame buffer memory and system

Also Published As

Publication number Publication date
US5767865A (en) 1998-06-16
JPH07319436A (ja) 1995-12-08
KR0171487B1 (ko) 1999-03-30

Similar Documents

Publication Publication Date Title
KR950027625A (ko) 화상 데이타의 고속 리라이트가 가능한 반도체 집적회로 장치와 그것을 이용한 화상 데이타 처리시스템
US6041389A (en) Memory architecture using content addressable memory, and systems and methods using the same
US5636174A (en) Fast cycle time-low latency dynamic random access memories and systems and methods using the same
US6144587A (en) Semiconductor memory device
US6075728A (en) Semiconductor memory device accessible at high speed
US5815456A (en) Multibank -- multiport memories and systems and methods using the same
KR960015578A (ko) 버스트 동작중에 리프레시 동작이 가능한 반도체 기억장치
US5761694A (en) Multi-bank memory system and method having addresses switched between the row and column decoders in different banks
KR920007443B1 (ko) 반도체메모리
EP0771008B1 (en) A multiple-bank memory architecture and systems and methods using the same
US5424995A (en) Static random access memory allowing reading angle rotation
US4870621A (en) Dual port memory device with improved serial access scheme
EP0121726A2 (en) Multi-port memory cell and system
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
US5654932A (en) Memory devices with selectable access type and methods using the same
KR100267412B1 (ko) 블럭 기록 기능이 있는 반도체 메모리 장치
EP0381940B1 (en) Register bank circuit
US5701273A (en) Memory device
KR100306015B1 (ko) 랜덤억세스메모리에서의다중비트블록기록
US6426913B1 (en) Semiconductor memory device and layout method thereof
KR100341343B1 (ko) 고속 액세스가 가능한 다이렉트형 감지 증폭기를 구비한 반도체 메모리
US6031783A (en) High speed video frame buffer
KR970706577A (ko) 메모리 시스템내의 페이지 액세스 및 블록전송을 개선하는 회로, 시스템 및 방법(circuits, systems and methods for improving page accesses and block transfers in a memory system)
US6201741B1 (en) Storage device and a control method of the storage device
US6947100B1 (en) High speed video frame buffer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee