KR920007443B1 - 반도체메모리 - Google Patents

반도체메모리 Download PDF

Info

Publication number
KR920007443B1
KR920007443B1 KR1019880016391A KR880016391A KR920007443B1 KR 920007443 B1 KR920007443 B1 KR 920007443B1 KR 1019880016391 A KR1019880016391 A KR 1019880016391A KR 880016391 A KR880016391 A KR 880016391A KR 920007443 B1 KR920007443 B1 KR 920007443B1
Authority
KR
South Korea
Prior art keywords
series
memory cell
cell array
mos transistor
selection
Prior art date
Application number
KR1019880016391A
Other languages
English (en)
Other versions
KR890010915A (ko
Inventor
미츠루 시미즈
노부유키 이쿠미
Original Assignee
가부시기가이샤 도시바
아오이 죠이치
도사바마이콤엔지니어링 가부시기가이샤
다케다이 마사다카
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시기가이샤 도시바, 아오이 죠이치, 도사바마이콤엔지니어링 가부시기가이샤, 다케다이 마사다카 filed Critical 가부시기가이샤 도시바
Publication of KR890010915A publication Critical patent/KR890010915A/ko
Application granted granted Critical
Publication of KR920007443B1 publication Critical patent/KR920007443B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection

Abstract

내용 없음.

Description

반도체메모리
제1도는 본 발명에 따른 반도체메모리의 1실시예를 나타낸 구성설명도.
제2도는 제1도중 메모리셀 하나를 취출해서 나타낸 회로도.
제3도는 제1도의 메모리에 격납된 화상데이터를 화상표시장치의 표시화면의 수직방향에 대해 고속으로 표시하는 모양을 나타낸 도면.
제4도는 본 발명에 따른 다수비트구성에 관한 반도체메모리의 1실시예를 나타낸 구성설명도.
제5도는 제4도중 블럭용 계열선택회로의 1구체예를 나타낸 논리회로도.
제6도는 제4도의 메모리에서 계열선택동작을 나타낸 타이밍도.
제7도는 종래의 반도체메모리의 메모리셀을 나타낸 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
MA : 메모리셀어레이 MA1∼MAn : 메모리셀어레이블럭
MC : 메모리셀 RD1 : 제1계열 행디코더
CD1 : 제1계열 열디코더감지증폭기 RWL : 제1계열 워드선
RBL : 제1계열 비트선 RD2 : 제2계열 행디코더
CD2 : 제2계열 열디코더감지증폭기 CWL : 제2계열 워드선
CBL : 제2계열 비트선 QG, QC: MOS트랜지스터
C : 캐패시터 1 :
Figure kpo00001
계 제어회로
2 :
Figure kpo00002
계 제어회로 3 : 계열선택제어회로
41 : 계열선택회로 421∼42n: 블럭용 계열선택회로
Figure kpo00003
: 계열선택용 외부신호입력 BS1∼BSn : 블럭선택용 외부신호입력
WLR : 제1계열선택용 내부신호 WLC : 제2계열선택용 내부신호
WLRi, WlCi : 계열선택신호 51, 53 : 낸드게이트
52, 54 : 인버터
[적용분야]
본 발명은 화상처리등에 이용되는 반도체메모리에 관한 것으로, 특히 메모리셀어레이의 행방향 및 열방향으로 각각 고속억세스를 할 수 있도록 된 메모리에 관한 것이다.
[종래의 기술 및 그 문제점]
최근 반도체메모리 기억용량의 대용량화에 따라 화상처리용으로도 응용범위가 확대되고 있는 바, 그러한 화성처리분야에서 이용되는 예컨대 다이나믹형의 화상메모리에는 몇가지 새로운 기능이 요구되고 있다. 특히 고속억세스를 실현하기 위해서 여러가지의 고속모우드(니블모우드, 고속페이지모우드, 스태택열모우드)가 도입되어 있다. 종래의 화상메모리에 있어서는, 통상 메모리셀(MC)이 제7도에 나타낸 바와 같이 1개의 MOS트랜지스터(Q)와 1개의 캐패시터(C)로 구성되고, 이 메모리셀(MC)이 매트릭스형태로 배열되어 메모리셀어레이를 형성하게 된다. 이 경우 동일 행의 메모리셀(MC)이 공통의 워드선(WL)에 접속되고 동일 열의 메모리셀(MC)이 공통의 비트선(BL)에 접속되게 된다.
종래의 화상메모리에서 고속모우드는 메모리셀어레이의 행방향에 대해 고속으로 억세스하게 되는 모우드인바, 즉 1개의 워드선(WL)을 처음에 선택하고, 이 워드선(WL)에 접속되어 있는 메모리셀(MC)군의 각 데이터를 차례로 억세스하게 된다.
이와같은 종래의 고속모우드에서는, 상이한 워드선(WL)에 접속되어 있는 메모리셀(MC)군(예컨대 동일 열의 메모리셀(MC)군)을 고속으로 억세스하는 것이 불가능하다. 즉, 이 경우 워드선(WL)을 1개씩 차례로 선택할 필요가 있기 때문에 전체 메모리셀(MC)군의 억세스가 종료될 때까지의 시간이 길어지게 된다.
한편, 화상메모리를 이용하는 화상처리시스템에서는, 화상표시장치에서 도형표시라든지 도포처리등이 제3도에 나타낸 바와같이, 표시화면(DISP)의 종방향에 대해 고속으로 화소데이터를 주사해서 나타내게 되는 경우가 있는데, 통상 표시화면의 횡방향과 종방향의 화소데이터가 화상메모리의 행방향과 열방향에 대응해서 격납시켜지기 때문에 화상메모리의 행방향에 대한 고속억세스가 불가능한 현재에는 표시화면의 종방향에 대한 고속표시가 불가능하게 되어 있다.
[발명의 목적]
본 발명은 상기한 바와같이 열방향에 대한 고속억세스가 불가능하다는 문제점을 해결하기 위한 것으로, 메모리셀어레이의 2종류의 다른 방향(행방향 및 열방향)에 대해 선택적으로 억세스를 할 수 있고, 화상처리에서 표시화면의 황방향과 종방향의 고속표시등에 이용하기에 적합한 반도체메모리를 제공하는데 그 목적이 있다.
또한, 본 발명은 복수의 메모리셀어레이블럭의 각각에 대해 2종류의 다른 방향중 원하는 한 방향으로 억세스를 할 수 있고, 또 어느 메모리셀어레이블럭을 다른 메모리셀어레이블럭에 대해 다른 방향으로 억세스 할 수 있는 다수비트구성의 반도체메모리를 제공하는데 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명의 반도체메모리는, 제1, 제2MOS트랜지스터와 캐패시터의 각 일단끼리 접속되어 이루어진 메모리셀이 매트릭스형태로 배열된 메모리셀군에서 제1MOS트랜지스터의 게이트에 접속되는 제1계열 워드선군 및 제2MOS트랜지스터의 게이트에 접속되는 제2계열 워드선군을 갖춤과 더불어 제1MOS트랜지스터의 타단에 접속되는 제1계열 비트선군 및 제2MOS트랜지스터의 타단에 접속되는 제2계열 비트선군을 갖추어 구성된 메모리셀어레이와, 상기 제1계열 또는 제2계열을 계열선택용 외부신호입력에 따라 선택제어하는 제어회로를 구비한 것을 특징으로 한다.
또 상기 목적을 달성하기 위한 본 발명의 다수비트구성의 반도체메모리는, 워드를 구성하는 각 비트의 데이터를 대응해서 격납시키기 위해 구분된 복수의 메모리셀어레이블럭의 각각을 상기 반도체메모리의 메모리 셀어레이와 같게 구성하고, 또한 상기 2개의 다른 계열을 선택제어하기 위한 외부신호입력과 상기 각 메모리셀어레이블럭의 블럭선택용 외부신호입력에 따라 원하는 메모리셀어레이블럭에 대해 원하는 계열을 선택하도록 제어하는 제어회로를 구비한 것을 특징으로 한다.
[작용]
상기와 같이 구성된 분 발명에 따른 반도체메모리는, 계열선택용 외부신호입력의 논리입력에 따라 메모리 셀어레이에서 2개의 다른 계열중 원하는 한쪽의 계열에 대해 억세스를 할 수 있게 된다. 따라서 상기 반도체메모리에 화상데이터를 격납시킴에 따라 화상표시장치의 표시화면의 수평방향 또는 수직방향으로 고속억세스를 할 수 있고, 화상처리의 고속화를 도모할 수 있다.
또한 상기와 같이 구성된 본 발명에 따른 다수비트구성의 반도체메모리는 복수의 메모리셀어레이블럭의 각각에 대해 2종류의 다른 방향중 원하는 한 방향으로 억세스를 할 수 있고, 또 어떤 메모리셀어레이블럭을 다른 메모리셀어레이블럭에 대해 다른 방향으로 억세스할 수 있다.
[실시예]
이하 예시도면에 의거 본 발명의 1실시예를 상세히 설명한다.
제1도는 다이나믹형 랜덤 억세스 메모리(DRAM; dynamic random access memory)의 일부를 나타낸 것으로, 참조부호 MA는 메모리셀어레이이고, 1은
Figure kpo00004
(row address strobe)신호입력에 따라 제어신호를 출력하는
Figure kpo00005
계 제어회로, 2는
Figure kpo00006
(column address strobe)신호입력에 따라 제어신호를 출력하는
Figure kpo00007
계 제어회로, 3은 상기 메모리셀어레이(MA)에서 2개의 다른 계열의 억세스를 선택제어하기 위한 계열선택용 외부신호입력(
Figure kpo00008
)을 검지해서 계열선택용 내부신호(WLR,WLC)를 선택적으로 활성화시키는 계열선택제어회로이다.
상기 메모리셀어레이(MA)에서는 메모리셀(MC)이 매트릭스형태로 배열되어 있고, 어레이면상의 수평방향(행방향)으로 제1계열 워드선(RWL)군 및 제1계열 비트선(RBL)군이 설치되며, 어레이면상의 수직방향(열방향)으로 제2계열 워드선(CWL)군 및 제2계열 비트선(CBL)군이 설치되어 있다. 또 상기 각 메모리셀(MC)은 제2도에 나타낸 바와같이 제1전송게이트용 MOS트랜지스터(QR)와 제2전송게이트용 MOS트랜지스터(QC)및 전하축적용 캐패시터(C)의 각 일단끼리 접속되어 있고, 이 캐패시터(C)의 타단은 소정전위(전원전압(VDD)또는 중간전위(1/2VDD)또는 접지전압(Vss))로 설정되게 된다.
따라서 상기 메모리셀(MC)군에서 제1MOS트랜지스터(QR)군의 게이트 및 타단은 각각 대응하는 상기 제1계열워드선(RWL)군 및 비트선(RBL)군에 접속되어 있고, 제2MOS트랜지스터(QC)군의 게이트 및 타단은 각각 대응하는 상기 제2계열워드선(CWL)군 및 비트선(CBL)군에 접속되어 있다.
이 경우 동일 행의 제1MOS트랜지스터(QR)에 대해 각 게이트에 공통으로 1개의 워드선(RWL)이 접속되고, 각 타단에 공통으로 1개의 비트선(RBL)이 접속되어 있다. 또한 동일 열의 제2MOS트랜지스터(QC)에 대해 각 게이트에 공통으로 1개의 워드선(CWL)이 접속되고, 각 타단에 공통으로 1개의 비트선(CBL)이 접속되어 있다. 또한 상기 제1계열워드선(RWL)군을 선택구동하기 위한 제1계열 행디코더(RD1)와, 상기 제1계열 비트선(RBL)군의 선택 및 비트선의 전위를 증폭하기 위한 제1계열 열디코더감지증폭기(CD1), 상기 제2계열 워드선(CWL)군을 선택구동하기 위한 제2계열 행디코더(RD2)및, 상기 제2계열 비트선(CBL)군의 선택 및 비트선의 전위를 증폭하기 위한 제2계열 열디코더감지증폭기(CD2)가 설치되어 있는데, 이들은 상기 각 제어회로(1,2,3)에 의해 제어된다. 즉 제1계열 행디코더(RD1)는
Figure kpo00009
계 제어회로(1)의 출력과 계열선택제어회로(3)의 제1계열선택용 내부신호(WLR)출력 (
Figure kpo00010
입력이 로우레벨일 때 활성화됨)에 의해 활성화되고, 제1계열 열디코더감지증폭기(CD1)는
Figure kpo00011
계 제어회로(2)의 출력과 계열선택제어회로(3)의 제2계열선택용 내부신호(WLS)출력 (입력이 하이레벨일 때 활성화됨)에 의해 활성화도기고, 제2계열 열디코더감지증폭기(CD2)는
Figure kpo00013
계 제어회로(2)의 출력과 계열선택제어회로(3)의 제2계열선택용 내부신호(WLC)출력에 의해 활성화된다.
또한 상기 반도체메모리는 제1계열에 의한 억세스 또한 제2계열에 의한 억세스의 어느것으로도 고속억세스모우드(니블모우드, 고속페이지모우드, 스태틱열모우드)를 선택할 수 있도록 구성되어 있다.
상기 반도체메모리에 의하면, 계열선택용 외부신호입력(
Figure kpo00014
)의 논리레벨에 따라 메모리셀어레이(MA)에서 2개의 다른 계열중 원하는 한쪽의 계열에 대해 억세스할 수 있다. 따라서 예컨대 수평. 수직주사방식인 화상표시장치에 대한 표시화상의 화소데이터를 구 수평방향과 수직방향을 메모리셀어레이(MA)의 행방향과 역방향에 대응시켜 격납시킴에 따라 제1계열을 선택해서 메모리셀어레이의 행방향으로 고속억세스를 수행하여 표시화면의 수평방향으로 고속표시가 가능하게 되고, 또한 제2계열을 선택해서 메모리셀어레이의 열방향으로 고속억세스를 수행하여 제3도에 나타낸 바와같이 표시화면의 수직방향으로 고속표시가 가능하게 된다.
한편 상기 실시예는 X1 비트구성의 메모리를 나타냈지만, 다수비트구성의 메모리는 예컨대 제4도에 나타낸 바와같이 실시할 수 있다. 즉 워드를 구성하는 각 비트의 데이터를 대응해서 격납시키기 위해 구분된 복수의 메모리셀어레이블럭(MA1∼MAn)의 각각을 상기 실시예의 메모리셀어레이(MA)와 동일하게 구성한다. 또한 2개의 다른 계열을 선택제어하기 위한 계열선택용 외부신호입력(
Figure kpo00015
)과 상기 각 메모리셀어레이블럭(MA1∼MAn)의 블럭선택용 외부신호입력(BS1∼BSn)에 따라 원하는 계열을 선택하도록 제어하기 위한 제어회로(41,421∼42n)를 설치한다. 이 제어회로(41,421∼42n)는 상기 계열선택용 외부신호입력(
Figure kpo00016
)을 검지하고, 이 입력레벨에 따라 제1계열선택용 내부신호(WLR) 또는 제2계열선택용 내부신호(WLC)를 활성상태로 하는 개열선택회로(41)와, 이 계열선택회로(41)의 출력신호(WLR,WLC) 및 블럭선택용 외부신호입력(BS1∼BSn)에 따라 각 메모리셀어레이블럭의 제1계열선택회로(WLR1∼WLRn)또는 제2계열선택신호(WLC1∼WLCn)를 활성상태로 하는 복수의 블럭용 계열선택회로(421∼42n)로 구성된다. 이 블럭용 계열선택회로(421∼42n)는 각각 제5도에 나타낸 바와 같이 제1계열선택용 내부신호(WLR)입력과 블럭선택용 외부신호입력(BSi; i = 1∼n)이 낸드게이트(51)에 입력되고, 이 낸드게이트(51)의 출력이 인버터(52)를 매개해서 계열선택신호(WLRi; i = 1∼n)로 되며, 또 제2계열선택용 내부신호(WLC)입력과 블럭선택용 외부신호(BSi)이 낸드게이트(53)에 입력되고, 이 낸드게이트(53)의 출력이 인버터(54)를 매개해서 계열선택신호(WLCi)로 된다. 따라서 제6도에 나타낸 바와같이 어느 메모리셀어레이블럭(MAi)에 대응하는 블럭선택용 외부신호입력(BSi)이 하이레벨일 때 계열선택용 외부신호입력(
Figure kpo00017
)이 활성상태(로우레벨)로 되어 계열선택용 내부신호(WLR,WLC)가 각각 하이레벨과 로우레벨로 되면, 계열선택신호(WLRi,WLCi)가 각각 하이레벨과 로우레벨로 된다.
이와같은 계열선택신호(WLRi,WLCi)가 입력되는 상기 메모리셀어레이블럭(MAi)은 예컨대 제1계열을 선택한다. 이에 대해 어느 메모리셀어레이블럭(MAi)에 대응하는 블럭선택용 외부 신호입력(BSi)이 로우레벨일 때 계열선택용 외부신호입력(
Figure kpo00018
)이 활성상태로 되어 계열선택용 내부신호(WLR,WLC)가 하이레벨과 로우레벨로 되면 계열선택신호(WLRi,WLCi)가 각각 로우레벨로 된다. 이와같은 계열선택신호(WLRi,WLCi)가 입력되는 상기 메모리셀어레이블럭(MAi)은 제2계열을 선택한다. 또한 계열선택용 외부 신호입력(
Figure kpo00019
)이 비활성상태(하이레벨)일 때에는 계열 선택용 내부신호(WLR,WLC)가 각각 로우레벨로 되고 계열선택신호(WLRi,WLCi)도 각각 로우레벨로 된다. 따라서 이때 전체 메모리셀어레이블럭(MA1∼MAi)은 마찬가지로 제2계열은 선택하도록 고정된다.
상기 다수비트구성의 메모리에 의하면, 블럭선택용 외부신호입력(BS1∼BSn)이 각각 원하는 논리레벨로 설정됨에 따라 계열선택용 외부신호입력(
Figure kpo00020
)을 활성상태로 했을 때 각 메모리셀어레이블럭(MA1∼MAn)을 각각 원하는 하나의 계열에 대해 억세스할 수 있게 된다.
이 경우 어느 메모리셀어레이블럭과 다른 메모리셀어레이블럭을 다른 계열(한쪽은 제1계열, 다른 쪽은 제2계열)로 억세스하는 것도 가능하게 된다. 또한 계열선택용 외부신호입력(
Figure kpo00021
)을 비활성상태로 하면 각 메모리셀어레이블럭(MA1∼MAn)을 동일한 하나의 계열의 선택상태로 고정할 수 있고, 이 상태에서 각 메모리셀어레이블럭(MA1∼MAn)에 대해 예컨대 리프레쉬동작을 위한 억세스를 수행할 수 있게 된다.
[발명의 효과]
이상에서 설명한 바와같이 본 발명의 반도체메모리에 의하면, 메모리셀어레이를 2종류의 다른 방향에 대해 선택적으로 억세스를 할 수 있기 때문에, 화속처리에서 표시화면이 횡방향과 종방향의 고속표시등에 이용할 수 있다.
또한 본 발명의 다수비트구성의 반도체메모리에 의하면, 복수의 메모리셀어레이블럭의 각각에 대해 2종류의 다른 방향중 원하는 한쪽 방향으로 억세스를 할 수 있고, 어느 메모리셀어레이블럭을 다른 메모리셀어레이블럭에 대해 다른 방향으로 억세스할 수 있다.

Claims (5)

  1. 제1MOS 트랜지스터(QR)와 제2MOS트랜지스터(QC) 및 캐패시터(C)의 각 일단끼리 접속되어 이루어진 메모리셀의 매트릭스형태로 배열된 메모리셀군에서 제1MOS 트랜지스터(QR)의 게이트에 접속되는 제1계열 워드선군(RWL) 및 제2MOS 트랜지스터(QC)의 게이트에 접속되는 제2계열 워드선군(CWL)을 갖춤과 더불어 제1MOS 트랜지스터(QR)의 타단에 접속되는 제1계열 비트선군(RBL) 및 제2MOS 트랜지스터의 타단에 접속되는 제2계열 비트선군(CBL)으로 이루어진 메모리셀어레이(MA)와, 상기 제1계열 또는 제2계열을 계열선택용 외부신호입력(
    Figure kpo00022
    )에 따라 선택제어하는 제어회로(3)를 구비해서 구성된 것을 특징으로 하는 반도체메모리.
  2. 제1항에 있어서, 상기 메모리셀어레이 (MA)에서 상기 제1계열 워드선군(BWL) 및 제1계열 비트선군(RBL)이 메모리셀어레이(MA) 평면상의 수평방향으로 설치되고, 상기 제2계열 워드선군(CML) 및 제2계열 비트선군 (CBL)이 메모리셀어레이(MA)평면상의 수직방향으로 설치되어 있는 것을 특징으로 하는 반도체메모리.
  3. 워드를 구성하는 각 비트의 데이터를 대응해서 격납시키기 위해 구분된 복수의 메모리셀어레이블럭(MA1,MA2,…)을 갖춘 다수비트구성의 반도체메모리에 있어서, 상기 각 메모리셀어레이블럭(MA1,MA2,…)이 제1MOS 트랜지스터(QR)와 제2MOS 트랜지스터(QC) 및 캐패시터(C)의 각 일단끼리 접속되어 이루어진 메모리셀(MC)이 매트릭스형태로 배열된 메모리셀군에서 상기 제1MOS 트랜지스터(QR)의 게이트에 접속되는 제1계열 워드선군(RWL) 및 제2MOS 트랜지스터(QC)의 게이트에 접속되는 제2계열 워드선군(CWL)을 갖춤과 더불어 제1MOS트랜지스터(QR)의 타단에 접속되는 제1계열 비트선군(RBL) 및 제2MOS 트랜지스터(QC)의 타단에 접속되는 제2계열 비트선군(CBL)을 갖추어 구성되고, 상기 제1계열 또는 제2계열을 선택제어하기 위한 계열선택용 외부신호입력(
    Figure kpo00023
    )과 상기 각 메모리셀어레이블럭(MA1∼MAn)의 블럭선택용 외부신호입력(BS1∼BSn)에 따라 원하는 메모리셀어레이블럭에 대해 2개의 다른 계열중 원하는 계열을 선택하도록 제어하는 제어회로(41,421∼42n)를 구비해서 구성된 것을 특징으로 하는 반도체메모리.
  4. 제3항에 있어서, 상기 제어회로(41,421∼42n)가 상기 제1계열 또는 제2계열을 선택제어하기 위한 계열선택용 외부신호입력(
    Figure kpo00024
    )을 검지하는 계열선택회로(41)와, 이 계열선택회로(41)의 출력과 각 메모리셀어레이블럭(MA1∼MAn)의 블럭선택용 외부신호입력(BS1∼BSn)에 따라 각 메모리셀어레이블럭(MA1∼MAn)의 계열선택신호(WLRi,WLCi)를 생성하는 복수의 블럭용 계열선택회로(421∼42n)로 이루어진 것을 특징으로 하는 반도체메모리.
  5. 제3항에 있어서, 상기 제어회로(41,421∼42n)가 상기 제1계열 또는 상기 제2계열을 선택제어하기 위한 계열선택용 외부신호입력(
    Figure kpo00025
    )이 비활성상태일 때 상기 각 메모리셀어레이블럭(MA1∼MAn)을 동일한 하나의 계열의 선택상태로 고정시키는 것을 특징으로 하는 반도체메모리.
KR1019880016391A 1987-12-09 1988-12-09 반도체메모리 KR920007443B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62311177A JPH01151095A (ja) 1987-12-09 1987-12-09 半導体メモリ
JP87-311177 1987-12-09
JP62-311177 1987-12-09

Publications (2)

Publication Number Publication Date
KR890010915A KR890010915A (ko) 1989-08-11
KR920007443B1 true KR920007443B1 (ko) 1992-09-01

Family

ID=18014011

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880016391A KR920007443B1 (ko) 1987-12-09 1988-12-09 반도체메모리

Country Status (5)

Country Link
US (1) US4896294A (ko)
EP (1) EP0319691B1 (ko)
JP (1) JPH01151095A (ko)
KR (1) KR920007443B1 (ko)
DE (1) DE3889872D1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5225275A (en) * 1986-07-11 1993-07-06 Kyocera Corporation Method of producing diamond films
JP2591314B2 (ja) * 1989-10-27 1997-03-19 日本電気株式会社 半導体メモリ装置
US5247655A (en) * 1989-11-07 1993-09-21 Chips And Technologies, Inc. Sleep mode refresh apparatus
US4985871A (en) * 1989-11-13 1991-01-15 Chips And Technologies, Inc. Memory controller for using reserved dram addresses for expanded memory space
US5264743A (en) * 1989-12-08 1993-11-23 Hitachi, Ltd. Semiconductor memory operating with low supply voltage
JPH0447587A (ja) * 1990-06-15 1992-02-17 Oki Electric Ind Co Ltd 半導体記憶装置
JP2982920B2 (ja) * 1990-07-10 1999-11-29 三菱電機株式会社 半導体記憶装置
JPH04305889A (ja) * 1991-04-02 1992-10-28 Mitsubishi Electric Corp シーケンシャルアクセスメモリ
JP3096362B2 (ja) * 1992-10-26 2000-10-10 沖電気工業株式会社 シリアルアクセスメモリ
US5414656A (en) * 1994-03-23 1995-05-09 Kenney; Donald M. Low charge consumption memory
JP3789173B2 (ja) * 1996-07-22 2006-06-21 Ｎｅｃエレクトロニクス株式会社 半導体記憶装置及び半導体記憶装置のアクセス方法
US6256221B1 (en) 1998-01-30 2001-07-03 Silicon Aquarius, Inc. Arrays of two-transistor, one-capacitor dynamic random access memory cells with interdigitated bitlines
US5963468A (en) * 1998-01-30 1999-10-05 Silicon Aquarius, Inc. Low latency memories and systems using the same
US7474557B2 (en) 2001-06-29 2009-01-06 International Business Machines Corporation MRAM array and access method thereof
JP2003168287A (ja) 2001-07-24 2003-06-13 Toshiba Corp メモリモジュール、メモリシステム、および、データ転送方法
JP2003197769A (ja) * 2001-12-21 2003-07-11 Mitsubishi Electric Corp 半導体記憶装置
US10600475B2 (en) * 2016-05-18 2020-03-24 Sitaram Yadavalli Method and apparatus for storing and accessing matrices and arrays by columns and rows in a processing unit
US11237828B2 (en) * 2016-04-26 2022-02-01 Onnivation, LLC Secure matrix space with partitions for concurrent use
US11740903B2 (en) 2016-04-26 2023-08-29 Onnivation, LLC Computing machine using a matrix space and matrix pointer registers for matrix and array processing
US11568920B2 (en) * 2017-08-02 2023-01-31 Samsung Electronics Co., Ltd. Dual row-column major dram
CN110600065B (zh) * 2019-08-16 2021-10-08 清华大学 具有对称特性的存储器单元及其构成的阵列电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2442134B1 (de) * 1974-09-03 1976-02-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Betrieb eines Speicherelementes
JPS57200988A (en) * 1981-06-03 1982-12-09 Nec Corp Storage device
US4554645A (en) * 1983-03-10 1985-11-19 International Business Machines Corporation Multi-port register implementation
JPS618796A (ja) * 1984-06-20 1986-01-16 Nec Corp ダイナミツクメモリ
JPS6250791A (ja) * 1985-08-30 1987-03-05 株式会社日立製作所 ダイナミツク型半導体メモリ装置
US4758988A (en) * 1985-12-12 1988-07-19 Motorola, Inc. Dual array EEPROM for high endurance capability

Also Published As

Publication number Publication date
DE3889872D1 (de) 1994-07-07
EP0319691A2 (en) 1989-06-14
EP0319691A3 (en) 1990-12-27
JPH01151095A (ja) 1989-06-13
EP0319691B1 (en) 1994-06-01
US4896294A (en) 1990-01-23
KR890010915A (ko) 1989-08-11

Similar Documents

Publication Publication Date Title
KR920007443B1 (ko) 반도체메모리
US4935896A (en) Semiconductor memory device having three-transistor type memory cells structure without additional gates
US4608666A (en) Semiconductor memory
US4677592A (en) Dynamic RAM
EP0068645B1 (en) A semiconductor device
US6980454B2 (en) Low-power consumption semiconductor memory device
KR100714300B1 (ko) 반도체장치
US6650572B2 (en) Compact analog-multiplexed global sense amplifier for rams
US7079426B2 (en) Dynamic multi-Vcc scheme for SRAM cell stability control
US7319606B2 (en) Memory
US20050105362A1 (en) Semiconductor memory device for performing refresh operation
US5812483A (en) Integrated circuit memory devices including split word lines and predecoders and related methods
US4581720A (en) Semiconductor memory device
US4086662A (en) Memory system with read/write control lines
US5418750A (en) Semiconductor memory device for suppressing noises occurring on bit and word lines
US5881006A (en) Semiconductor memory device
US7342835B2 (en) Memory device with pre-fetch circuit and pre-fetch method
US4578780A (en) Dual port type semiconductor memory
US6510094B2 (en) Method and apparatus for refreshing semiconductor memory
US4934826A (en) Block partitioned dynamic semiconductor memory device
US5745423A (en) Low power precharge circuit for a dynamic random access memory
US5305258A (en) Semiconductor memory and memory cell
US5710738A (en) Low power dynamic random access memory
US6404693B1 (en) Integrated circuit memory devices that select sub-array blocks and input/output line pairs based on input/output bandwidth, and methods of controlling same
US6885598B2 (en) Shared sense amplifier scheme semiconductor memory device and method of testing the same

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee