KR890010915A - 반도체 메모리 - Google Patents
반도체 메모리 Download PDFInfo
- Publication number
- KR890010915A KR890010915A KR1019880016391A KR880016391A KR890010915A KR 890010915 A KR890010915 A KR 890010915A KR 1019880016391 A KR1019880016391 A KR 1019880016391A KR 880016391 A KR880016391 A KR 880016391A KR 890010915 A KR890010915 A KR 890010915A
- Authority
- KR
- South Korea
- Prior art keywords
- series
- memory cell
- mos transistor
- line group
- cell array
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 반도체메모리의 1실시예를 나타낸 구성설명도.
제2도는 제1도중 메모리셀 하나를 취출해서 나타낸 회로도.
제3도는 제1도의 메모리에 격납된 화상데이터를 화상표시장치의 표시화면의 수직방향에 대해 고속으로 표시하는 모양을 나타낸 도면.
제4도는 본 발명에 따른 다수비트구성에 관한 반도체메모리의 1실시예를 나타낸 구성설명도.
제5도는 제4도중 블럭용 계열선택회로의 1구체예를 나타낸 논리회로도.
제6도는 제4도의 메모리에서 계열선택동작을 나타낸 타이밍도.
제7도는 종래의 반도체메모리의 메모리셀을 나타낸 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
MA : 메모리셀어레이 MA1∼MAn : 메모리셀어레이블럭
MC : 메모리셀 RD1 : 제1계열 행디코더
CD1 : 제1계열 열디코더감지증폭기 RWL : 제1계열 워드선
RBL : 제1계열 비트선 RD2 : 제2계열 행디코더
CD2 : 제2계열 열디코더감지증폭기 CWL : 제2계열 워드선
CBL : 제2계열 비트선 QG, QC: MOS트랜지스터
C : 캐패시터 1 :계 제어회로
2 :계 제어회로 3 : 계열선택제어회로
41 : 계열선택회로 421∼42n: 블럭용 계열선택회로
: 계열선택용 외부신호입력 BS1∼BSn : 블럭선택용 외부신호입력
WLR : 제1계열선택용 내부신호 WLC : 제2계열선택용 내부신호
WLRi, WlCi : 계열선택신호 51, 53 : 낸드게이트
52, 54 : 인버터
Claims (5)
- 제1MOS 트랜지스터(QR)와 제2MOS트랜지스터(QC) 및 캐패시터(C)의 각 일단끼리 접속되어 이루어진 메모리셀의 매트릭스형태로 배열된 메모리셀군에서 제1MOS 트랜지스터(QR)의 게이트에 접속되는 제1계열 워드선군(RWL) 및 제2MOS 트랜지스터(QC)의 게이트에 접속되는 제2계열 워드선군(CWL)을 갖춤과 더불어 제1MOS 트랜지스터(QR)의 타단에 접속되는 제1계열 비트선군(RBL) 및 제2MOS 트랜지스터의 타단에 접속되는 제2계열 비트선군(CBL)으로 이루어진 메모리셀어레이(MA)와, 상기 제1계열 또는 제2계열을 계열선택용 외부신호입력()에 따라 선택제어하는 제어회로(3)를 구비해서 구성된 것을 특징으로 하는 반도체메모리.
- 제1항에 있어서, 상기 메모리셀어레이 (MA)에서 상기 제1계열 워드선군(BWL) 및 제1계열 비트선군(RBL)이 메모리셀어레이(MA) 평면상의 수평방향으로 설치되고, 상기 제2계열 워드선군(CML) 및 제2계열 비트선군 (CBL)이 메모리셀어레이(MA)평면상의 수직방향으로 설치되어 있는 것을 특징으로 하는 반도체메모리.
- 워드를 구성하는 각 비트의 데이터를 대응해서 격납시키기 위해 구분된 복수의 메모리셀어레이블럭(MA1,MA2,…)을 갖춘 다수비트구성의 반도체메모리에 있어서, 상기 각 메모리셀어레이블럭(MA1,MA2,…)이 제1MOS 트랜지스터(QR)와 제2MOS 트랜지스터(QC) 및 캐패시터(C)의 각 일단끼리 접속되어 이루어진 메모리셀(MC)이 매트릭스형태로 배열된 메모리셀군에서 상기 제1MOS 트랜지스터(QR)의 게이트에 접속되는 제1계열 워드선군(RWL) 및 제2MOS 트랜지스터(QC)의 게이트에 접속되는 제2계열 워드선군(CWL)을 갖춤과 더불어 제1MOS트랜지스터(QR)의 타단에 접속되는 제1계열 비트선군(RBL) 및 제2MOS 트랜지스터(QC)의 타단에 접속되는 제2계열 비트선군(CBL)을 갖추어 구성되고, 상기 제1계열 또는 제2계열을 선택제어하기 위한 계열선택용 외부신호입력()과 상기 각 메모리셀어레이블럭(MA1∼MAn)의 블럭선택용 외부신호입력(BS1∼BSn)에 따라 원하는 메모리셀어레이블럭에 대해 2개의 다른 계열중 원하는 계열을 선택하도록 제어하는 제어회로(41,421∼42n)를 구비해서 구성된 것을 특징으로 하는 반도체메모리.
- 제3항에 있어서, 상기 제어회로(41,421∼42n)가 상기 제1계열 또는 제2계열을 선택제어하기 위한 계열선택용 외부신호입력()을 검지하는 계열선택회로(41)와, 이 계열선택회로(41)의 출력과 각 메모리셀어레이블럭(MA1∼MAn)의 블럭선택용 외부신호입력(BS1∼BSn)에 따라 각 메모리셀어레이블럭(MA1∼MAn)의 계열선택신호(WLRi,WLCi)를 생성하는 복수의 블럭용 계열선택회로(421∼42n)로 이루어진 것을 특징으로 하는 반도체메모리.
- 제3항에 있어서, 상기 제어회로(41,421∼42n)가 상기 제1계열 또는 상기 제2계열을 선택제어하기 위한 계열선택용 외부신호입력()이 비활성상태일 때 상기 각 메모리셀어레이블럭(MA1∼MAn)을 동일한 하나의 계열의 선택상태로 고정시키는 것을 특징으로 하는 반도체메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62-311177 | 1987-12-09 | ||
JP62311177A JPH01151095A (ja) | 1987-12-09 | 1987-12-09 | 半導体メモリ |
JP87-311177 | 1987-12-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890010915A true KR890010915A (ko) | 1989-08-11 |
KR920007443B1 KR920007443B1 (ko) | 1992-09-01 |
Family
ID=18014011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019880016391A KR920007443B1 (ko) | 1987-12-09 | 1988-12-09 | 반도체메모리 |
Country Status (5)
Country | Link |
---|---|
US (1) | US4896294A (ko) |
EP (1) | EP0319691B1 (ko) |
JP (1) | JPH01151095A (ko) |
KR (1) | KR920007443B1 (ko) |
DE (1) | DE3889872D1 (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5225275A (en) * | 1986-07-11 | 1993-07-06 | Kyocera Corporation | Method of producing diamond films |
JP2591314B2 (ja) * | 1989-10-27 | 1997-03-19 | 日本電気株式会社 | 半導体メモリ装置 |
US5247655A (en) * | 1989-11-07 | 1993-09-21 | Chips And Technologies, Inc. | Sleep mode refresh apparatus |
US4985871A (en) * | 1989-11-13 | 1991-01-15 | Chips And Technologies, Inc. | Memory controller for using reserved dram addresses for expanded memory space |
US5264743A (en) * | 1989-12-08 | 1993-11-23 | Hitachi, Ltd. | Semiconductor memory operating with low supply voltage |
JPH0447587A (ja) * | 1990-06-15 | 1992-02-17 | Oki Electric Ind Co Ltd | 半導体記憶装置 |
JP2982920B2 (ja) * | 1990-07-10 | 1999-11-29 | 三菱電機株式会社 | 半導体記憶装置 |
JPH04305889A (ja) * | 1991-04-02 | 1992-10-28 | Mitsubishi Electric Corp | シーケンシャルアクセスメモリ |
JP3096362B2 (ja) * | 1992-10-26 | 2000-10-10 | 沖電気工業株式会社 | シリアルアクセスメモリ |
US5414656A (en) * | 1994-03-23 | 1995-05-09 | Kenney; Donald M. | Low charge consumption memory |
JP3789173B2 (ja) * | 1996-07-22 | 2006-06-21 | Necエレクトロニクス株式会社 | 半導体記憶装置及び半導体記憶装置のアクセス方法 |
US5963468A (en) * | 1998-01-30 | 1999-10-05 | Silicon Aquarius, Inc. | Low latency memories and systems using the same |
US6256221B1 (en) | 1998-01-30 | 2001-07-03 | Silicon Aquarius, Inc. | Arrays of two-transistor, one-capacitor dynamic random access memory cells with interdigitated bitlines |
US7474557B2 (en) | 2001-06-29 | 2009-01-06 | International Business Machines Corporation | MRAM array and access method thereof |
JP2003168287A (ja) | 2001-07-24 | 2003-06-13 | Toshiba Corp | メモリモジュール、メモリシステム、および、データ転送方法 |
JP2003197769A (ja) * | 2001-12-21 | 2003-07-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
US11740903B2 (en) | 2016-04-26 | 2023-08-29 | Onnivation, LLC | Computing machine using a matrix space and matrix pointer registers for matrix and array processing |
US11237828B2 (en) * | 2016-04-26 | 2022-02-01 | Onnivation, LLC | Secure matrix space with partitions for concurrent use |
US10600475B2 (en) * | 2016-05-18 | 2020-03-24 | Sitaram Yadavalli | Method and apparatus for storing and accessing matrices and arrays by columns and rows in a processing unit |
US11568920B2 (en) * | 2017-08-02 | 2023-01-31 | Samsung Electronics Co., Ltd. | Dual row-column major dram |
CN110600065B (zh) * | 2019-08-16 | 2021-10-08 | 清华大学 | 具有对称特性的存储器单元及其构成的阵列电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2442131B2 (de) * | 1974-09-03 | 1976-07-08 | Siemens AG, 1000 Berlin und 8000 München | Dynamisches ein-transistor-speicherelement |
JPS57200988A (en) * | 1981-06-03 | 1982-12-09 | Nec Corp | Storage device |
US4554645A (en) * | 1983-03-10 | 1985-11-19 | International Business Machines Corporation | Multi-port register implementation |
JPS618796A (ja) * | 1984-06-20 | 1986-01-16 | Nec Corp | ダイナミツクメモリ |
JPS6250791A (ja) * | 1985-08-30 | 1987-03-05 | 株式会社日立製作所 | ダイナミツク型半導体メモリ装置 |
US4758988A (en) * | 1985-12-12 | 1988-07-19 | Motorola, Inc. | Dual array EEPROM for high endurance capability |
-
1987
- 1987-12-09 JP JP62311177A patent/JPH01151095A/ja active Pending
-
1988
- 1988-10-25 US US07/261,866 patent/US4896294A/en not_active Expired - Fee Related
- 1988-10-26 DE DE3889872T patent/DE3889872D1/de not_active Expired - Lifetime
- 1988-10-26 EP EP88117872A patent/EP0319691B1/en not_active Expired - Lifetime
- 1988-12-09 KR KR1019880016391A patent/KR920007443B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0319691A2 (en) | 1989-06-14 |
EP0319691B1 (en) | 1994-06-01 |
KR920007443B1 (ko) | 1992-09-01 |
EP0319691A3 (en) | 1990-12-27 |
JPH01151095A (ja) | 1989-06-13 |
DE3889872D1 (de) | 1994-07-07 |
US4896294A (en) | 1990-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR890010915A (ko) | 반도체 메모리 | |
US4908798A (en) | Semiconductor memory device with memory cell arrays and a redundant memory cell array associated with a small number of write-in and sense amplifying circuits | |
US4365319A (en) | Semiconductor memory device | |
US4757477A (en) | Dual-port semiconductor memory device | |
US4658377A (en) | Dynamic memory array with segmented bit lines | |
KR850008569A (ko) | 반도체 메모리장치 | |
KR950010758B1 (ko) | 다이나믹형 메모리 | |
KR960008833A (ko) | 반도체 기억 장치 | |
KR920006988A (ko) | 불휘발성 반도체메모리 | |
US4393472A (en) | Semiconductor memory circuit | |
EP0107387A2 (en) | Semiconductor memory device | |
KR860003603A (ko) | 반도체 메모리 | |
KR950009742A (ko) | 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로 | |
EP0505926A1 (en) | Multiport memory | |
US6366526B2 (en) | Static random access memory (SRAM) array central global decoder system and method | |
US5493536A (en) | Dual-port random access memory having memory cell controlled by write data lines and read enable line | |
KR880000968A (ko) | 반도체 기억장치 | |
KR910009588B1 (ko) | 직렬 어드레싱 회로를 갖는 직렬 억세스 메모리 회로 | |
US4630240A (en) | Dynamic memory with intermediate column derode | |
US3688264A (en) | Operation of field-effect transistor circuits having substantial distributed capacitance | |
US5305258A (en) | Semiconductor memory and memory cell | |
US3548386A (en) | Associative memory | |
KR920020501A (ko) | 반도체 기억 장치 | |
US4841567A (en) | Memory device | |
US5828618A (en) | Line memory |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |