KR950009742A - 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로 - Google Patents

다수의 메모리 셀을 가진 메모리를 구비한 전자 회로 Download PDF

Info

Publication number
KR950009742A
KR950009742A KR1019940022236A KR19940022236A KR950009742A KR 950009742 A KR950009742 A KR 950009742A KR 1019940022236 A KR1019940022236 A KR 1019940022236A KR 19940022236 A KR19940022236 A KR 19940022236A KR 950009742 A KR950009742 A KR 950009742A
Authority
KR
South Korea
Prior art keywords
memory
electronic circuit
cells
column
bit line
Prior art date
Application number
KR1019940022236A
Other languages
English (en)
Other versions
KR100339321B1 (ko
Inventor
사흐데브 마노지
Original Assignee
프레데릭 얀 스미트
필립스 일렉트로닉스 엔. 브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 프레데릭 얀 스미트, 필립스 일렉트로닉스 엔. 브이. filed Critical 프레데릭 얀 스미트
Publication of KR950009742A publication Critical patent/KR950009742A/ko
Application granted granted Critical
Publication of KR100339321B1 publication Critical patent/KR100339321B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50016—Marginal testing, e.g. race, voltage or current testing of retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Abstract

전자 회로는 행렬로 기능적으로 구성된 다수의 메모리 셀의 어레이를 구비한다. 상기 회로는 어레이의 모든 셀을 병렬로 엑세스하도록 선택적으로 작동되는 검사수단을 구비한다. 그러면 InnQ-검사는 셀에 결점이 있는지를 발견한다.

Description

다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 DRAM을 구비한 회로도,
제2도는 결점이 설명된 통상의 DRAM 다이아그램,
제3도는 본발명의 SRAM을 구비한 회로도.

Claims (12)

  1. 행렬로 기능적으로 구성된 다수의 셀을 가진 메모리를 구비한 전자 회로에 있어서, 상기 열중 적어도 하나의 열의 주어진 둘 또는 그 이상의 메모리 셀을 병렬로 액세스하도록 선택적으로 작동되는 검사 수단을 포함하며 메모리 셀중 적어도 폴트가 없는 셀에서 핫-전자 주입이나 폴러-노드하임 터널링이 일어나지 않는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  2. 제1항에 있어서, 상기 검사 수단은 다수의 열의 모든 셀이 병렬로 액세스되도록 작동되는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  3. 제2항에 있어서, 상기 검사 수단은 다수의 열의 모든 셀이 병렬로 액세스되도록 작동되는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  4. 제1항에 있어서, 상기 검사 수단은 메모리의 모든 셀이 병렬로 액세스되도록 작동되는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  5. 제4항에 있어서, 상기 랜덤 액세스 메모리는 DRAM을 구비하는 것을 특징으로하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  6. 제4 또는 5항에 있서, 상기 랜덤 액세스 메모리는 SRAM을 구비하는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  7. 제1항에 있어서, 상기 메모리는 CCD 메모리를 구비하는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  8. 제1항에 있어서, 상기 메모리는 LCD를 구비한 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  9. 제1항에 있어서, 상기 메모르는 웨이퍼 스케일 회로를 구비하는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  10. 제1항에 있어서, 상기 검사 수단은 메모리의 모든 열의 모든 메모리 셀이 먼저 병렬로 액세스되도록 작동되며, 이에 의해 미리 결정된 문턱값보다 더 큰 메모리를 통하여 흐르는 전류를 야기하면 모든 열보다 더 작은 모든 셀을 병렬로 액세스하는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  11. 제1항에 있어서, 상기 각각의 행의 각각의 셀은 각각의 워드 라인에 접속되며, 상기 각가의 열의 셀은 각가의 비트 라인에 접속되며, 상기 검사 수단은 하나의 열의 주어진 특정한 셀에 접속된 상기 워드 라인의 적어도 하나의 워드 라인을 활성화시키도록 작동하며, 정지 전압에 의해 특정한 열에 연관된 하나의 비트 라인을 구동하도록 작동되는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
  12. 제11항에 있어서, 상기 메모리는, 하나의 행과 연관된 행 어드레스를 수신하여 하나의 행을 선택하는 각각의 워드 라인에 결합된 행 디코딩 수단과, 하나의 열과 연관된 열 어드레스를 수신하여 적어도 하나의 열을 선택하는 각각의 비트 라인에 결합된 열 디코딩 수단과, 비트 라인을 선택적으로 구동하기 위하여 열 디코딩 수단과 열 사이에 결합된 비트 라인 구동기 수단 및, 각각의 비트 라인을 선-충전하기 위하여 각각의 비트 라인에 결합된선-충전 수단을 포함하며, 상기 검사 수다는, 열 디코딩 수단으로부터 워드 라인이 접속되지 않도록 워드 라인과 열 디코딩 수단 사이에 결합된 제1스위치 수단과, 워드 라인을 공급 전압 노드에 접속하기 위하여 워드 라인과 행 디코딩 수단 사이에 결합된 제1스위치 수단을 포함하며, 적어도 선-충전 수단 또는 비트 라인 구동기의 제어를 위한 제어 수단은 적어도 특정한 열이 비트 라인을 구동하는 것을 특징으로 하는 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940022236A 1993-09-01 1994-08-31 복수의메모리셀을가진메모리를구비한전자회로 KR100339321B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP93202555.4 1993-09-01
EP93202555 1993-09-01

Publications (2)

Publication Number Publication Date
KR950009742A true KR950009742A (ko) 1995-04-24
KR100339321B1 KR100339321B1 (ko) 2002-11-23

Family

ID=8214072

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940022236A KR100339321B1 (ko) 1993-09-01 1994-08-31 복수의메모리셀을가진메모리를구비한전자회로

Country Status (7)

Country Link
US (1) US5491665A (ko)
JP (1) JP3690827B2 (ko)
KR (1) KR100339321B1 (ko)
DE (1) DE69429225T2 (ko)
MY (1) MY131610A (ko)
SG (1) SG48339A1 (ko)
TW (1) TW260788B (ko)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07159496A (ja) * 1993-10-12 1995-06-23 At & T Global Inf Solutions Internatl Inc 集積回路の検査のための装置及びその方法
EP0691612A1 (en) * 1994-07-07 1996-01-10 International Business Machines Corporation A test circuit of embedded arrays in mixed logic and memory chips
KR0142638B1 (ko) * 1994-12-27 1998-08-17 김주용 플래쉬 메모리 장치
JP2783243B2 (ja) * 1996-02-06 1998-08-06 日本電気株式会社 Ｃｍｏｓ集積回路の故障検出方法及び装置
JPH09292438A (ja) 1996-04-30 1997-11-11 Toshiba Corp Ｃｍｏｓ集積回路装置、その検査方法及び検査装置
US5745405A (en) * 1996-08-26 1998-04-28 Taiwan Semiconductor Manufacturing Company, Ltd Process leakage evaluation and measurement method
US6551857B2 (en) * 1997-04-04 2003-04-22 Elm Technology Corporation Three dimensional structure integrated circuits
US5835429A (en) * 1997-05-09 1998-11-10 Lsi Logic Corporation Data retention weak write circuit and method of using same
JPH11260924A (ja) * 1998-03-10 1999-09-24 Mitsubishi Electric Corp 半導体集積回路装置のテスト方法
ITMI981564A1 (it) * 1998-07-09 2000-01-09 St Microelectronics Srl Memoria non volatile in grado di eseguire un programma autonomamente
US6141272A (en) * 1999-09-02 2000-10-31 Micron Technology, Inc. Method and apparatus for programmable control signal generation for a semiconductor device
JP2001283598A (ja) * 2000-03-29 2001-10-12 Nec Kansai Ltd Ｓｒａｍペレットにおける冗長回路切り替えのための検査方法
US6208572B1 (en) * 2000-06-12 2001-03-27 International Business Machines Corporation Semiconductor memory device having resistive bitline contact testing
US6549483B2 (en) * 2001-03-30 2003-04-15 Atmos Corporation RAM having dynamically switchable access modes
US6681350B2 (en) * 2001-05-05 2004-01-20 Cadence Design Systems, Inc. Method and apparatus for testing memory cells for data retention faults
US7053647B2 (en) * 2004-05-07 2006-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of detecting potential bridging effects between conducting lines in an integrated circuit
US7216270B1 (en) * 2004-05-14 2007-05-08 National Semiconductor Corporation System and method for providing testing and failure analysis of integrated circuit memory devices
DE102004040750B4 (de) * 2004-08-23 2008-03-27 Qimonda Ag Speicherzellenanordnung mit Speicherzellen vom CBRAM-Typ und Verfahren zum Programmieren derselben
US7855924B2 (en) * 2006-05-19 2010-12-21 Arm Limited Data processing memory circuit having pull-down circuit with on/off configuration
US20080198674A1 (en) * 2007-02-21 2008-08-21 Jan Keller Method of testing an integrated circuit, method of determining defect resistivity changing cells, testing device, and computer program adapted to perform a method for testing an integrated circuit
KR20090002849A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 비트라인 누설 전류를 검출하는 메모리 장치
US8526252B2 (en) * 2009-03-17 2013-09-03 Seagate Technology Llc Quiescent testing of non-volatile memory array
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2812004B2 (ja) * 1991-06-27 1998-10-15 日本電気株式会社 スタティック型ランダムアクセスメモリ装置
KR940006676B1 (ko) * 1991-10-14 1994-07-25 삼성전자 주식회사 시험회로를 내장한 기억용 반도체 집적회로

Also Published As

Publication number Publication date
US5491665A (en) 1996-02-13
DE69429225D1 (de) 2002-01-10
DE69429225T2 (de) 2002-08-14
JPH0785700A (ja) 1995-03-31
SG48339A1 (en) 1998-04-17
MY131610A (en) 2007-08-30
JP3690827B2 (ja) 2005-08-31
KR100339321B1 (ko) 2002-11-23
TW260788B (ko) 1995-10-21

Similar Documents

Publication Publication Date Title
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
US4365319A (en) Semiconductor memory device
KR970003252A (ko) 불휘발성 반도체 메모리의 전압 센싱 방법
KR950020748A (ko) 반도체 기억장치
KR940004645A (ko) 반도체 기억장치
KR970023397A (ko) 반도체 기억장치 및 이를 사용한 전자기기
KR920013478A (ko) 스태틱형 반도체 기억장치
EP0620557A2 (en) Memory defect detection arrangement
KR940010103A (ko) 이중 워드라인 구조인 반도체 메모리 디바이스
KR920013456A (ko) 반도체 기억장치
KR950024216A (ko) 반도체 기억장치
KR930018595A (ko) 반도체 기억장치
US4393472A (en) Semiconductor memory circuit
KR970013336A (ko) 반도체기억장치
KR950015389A (ko) 반도체 메모리 장치
KR930001242A (ko) 반도체 메모리 장치
US6144591A (en) Redundancy selection circuit for semiconductor memories
EP0432509A2 (en) Semiconductor memory device
KR950034254A (ko) 고대역폭을 얻기 위한 반도체 메모리장치 및 그 신호선배치방법
KR930006730A (ko) 저 전력소비의 단순화된 메모리셀 회로를 포함하는 스테틱랜덤 액세스 메모리 장치
KR940020415A (ko) 메모리용 컬럼 여유도 회로(column redundance circuit configuration for a memory)
US6909626B2 (en) Method and related circuit for accessing locations of a ferroelectric memory
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
KR950015366A (ko) 단일 워드 라인 구동 신호를 요구하는 워드 라인 구동기를 갖는 반도체 메모리 디바이스
JPH01251397A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050429

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee