KR0142638B1 - 플래쉬 메모리 장치 - Google Patents

플래쉬 메모리 장치

Info

Publication number
KR0142638B1
KR0142638B1 KR1019940037294A KR19940037294A KR0142638B1 KR 0142638 B1 KR0142638 B1 KR 0142638B1 KR 1019940037294 A KR1019940037294 A KR 1019940037294A KR 19940037294 A KR19940037294 A KR 19940037294A KR 0142638 B1 KR0142638 B1 KR 0142638B1
Authority
KR
South Korea
Prior art keywords
program
flash memory
memory cell
cell group
memory device
Prior art date
Application number
KR1019940037294A
Other languages
English (en)
Other versions
KR960025751A (ko
Inventor
심현수
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940037294A priority Critical patent/KR0142638B1/ko
Priority to GB9526039A priority patent/GB2296588B/en
Priority to US08/576,055 priority patent/US5610861A/en
Priority to CN95113188A priority patent/CN1089475C/zh
Publication of KR960025751A publication Critical patent/KR960025751A/ko
Application granted granted Critical
Publication of KR0142638B1 publication Critical patent/KR0142638B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3468—Prevention of overerasure or overprogramming, e.g. by verifying whilst erasing or writing
    • G11C16/3486—Circuits or methods to prevent overprogramming of nonvolatile memory cells, e.g. by detecting onset or cessation of current flow in cells and using the detector output to terminate programming

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 플래쉬 메모리 장치에 관한 것으로서, 섹터 소거모드시 선행되어야할 프리-프로그램 모드에서 선택된 워드라인별로 프리-프로그램 및 프로그램상태를 확인하도록 하여 프리-프로그램시간을 단축시키도록 한 플래쉬 메모리 장치에 관한 것이다.

Description

플래쉬 메모리 장치
제 1 도는 종래의 플래쉬 메모리 장치의 회로도.
제 2 도는 본 발명에 따른 플래쉬 메모리 장치의 회로도.
제 3 도는 본 발명의 실시예.
*도면의 주요부분에 대한 부호의 설명
1:메모리셀군
2:전압스위치 회로 및 프리-프로그램 확인 겸용회로
3:프로그램시 드레인 전압 공급회로
본 발명은 플래쉬 메모리 장치에 관한 것으로, 특히 섹터소거모드시 선행되어야 할 프리-프로그램(pre-program) 모드에서 선택된 워드라인별로 프리-프로그램 및 프로그램 상태를 확인하도록 한 플래쉬 메모리 장치에 관한 것이다.
일반적으로 스택메모리셀로 구성된 플래쉬 메모리(Flash memory) 제품에서 프리-프로그램 및 프로그램모드 확인시 선택되는 워드라인에서 바이트(Byte) 단위로 프리-프로그램 및 프로그램 모드확인을 시행하므로써 시간이 많이 소비되는 단점이 있다. 이는 제 1 도에 도시된 바와같이 별도의 레퍼런스용 버진(virgin)셀을 구비하여 바이트단위로 프리-프로그램 및 프로그램모드확인을 수행함에 의해 발생된다. 특히 테스트시 그 소요시간이 상당히 길어지는 문제점이 있다.
따라서 본 발명은 상기한 단점을 해결하기 위해 섹터소거모드시 선행되어야 할 프리-프로그램 모드에서 선택된 워드라인별로 프리-프로그램 및 프로그램 상태를 확인하도록 한 플래쉬 메모리 장치를 제공하는데 그 목적이 있다. 또한 본 발명의 다른목적은 테스트타임이 단축되는 플래쉬 메모리 장치를 제공하는데 있다.
상술한 목적을 달성하기 위한 본 발명은 메모리셀군 및 전원단자간에 접속되며 프리-프로그램 인에이블 신호를 입력으로 하는 NMOS 트랜지스터와, 상기 메모리셀군 및 전압스위치회로 및 프리-프로그램확인겸용 회로간에 접속되며 워드라인을 입력으로 하는 NMOS 트랜지스터로 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명하기로 한다.
제 2 도는 본 발명에 따른 플래쉬 메모리 장치의 회로도로서 동작을 설명하면 다음과 같다.
메모리셀군(1) 및 전원단자(Vss)간에 접속되며 프리-프로그램 인에이블 신호(PPE)를 입력으로 하는 NMOS 트랜지스터(ND1, ND2 ···NDn)와, 상기 메모리셀군(1) 및 전압스위치회로 및 프리-프로그램 확인겸용회로(2)간에 접속되며 각기 워드라인(WL1, WL2 ···WLn)을 입력으로 하는 NMOS 트랜지스터(N1, N2···Nm)로 구성된 플래쉬 메모리 장치에서 프리-프로그램시 인에이블 신호(PPE)가 인에이블되면, NMOS 트랜지스터(ND1, ND2···NDn)가 턴온(Turn on)되어 전원단자(Vss)로부터 전원이 각 비트라인(BL1, BL2···BLn)으로 공급된다. 이때 워드라인(WL1)이 선택되었다고 가정하면, 선택된 워드라인(WL1)의 메모리셀(MC11, MC12 ···MC1n)의 게이트 단자에는 프로그램시 게이트 전압(VPG)이 공급되며, 워드라인(WL1)을 입력으로 하는 NMOS 트랜지스터(N1)가 턴온되어 전압스위치 회로 및 프리-프로그램 확인겸용회로(2)로부터 프로그램시 드레인 전압(VPD)이 메모리셀(MC11, MC12 ···MC1n)의 드레인 단자로 공급된다. 그러므로 선택된 워드라인(WL1)의 모든 메모리셀(MC11, MC12 ···MC1n)이 동시에 프리-프로그램　을 시행하게 된다.
한편, 프리-프로그램 확인동작을 살펴보면, 프리-프로그램 인에이블 신호((PPE)에 의해 NMOS 트랜지스터(ND1, ND2 ···NDn)가 턴온되어 각 비트라인(BL1, BL2···BLn)에 전원단자(Vss)로부터 저전위(Vss)가 공급된다. 이때 워드라인(WL1)이 선택되었다고 가정하면 선택된 워드라인(WL1)의 메모리셀(MC11, MC12 ···MC1n)의 게이트 단자에는 독출시 게이트 전압(VRG)이 공급되며, 상기 선택된 워드라인(WL1)을 입력으로 하는 NMOS 트랜지스터(N1)가 턴온되어 전압 스위치 회로 및 프리-프로그램 확인겸용 회로(2)로부터 독출시 드레인 전압(VRD)이 메모리셀군(MC11, MC12 ···MC1n)의 드레인 단자로 공급된다. 따라서 각 워드라인 단위별로 프로그램 상태를 검증한다. 이때, 예를들어 선택된 워드라인(WL1)의 모든 메모리셀이 프리-프로그램 상태로 되어 있으면, 노드(x)의 전위는 고전위(High)가 되어, 다음 워드라인을 프리-프로그램 하도록 한다. 상대적으로 선택된 워드라인의 메모리셀중 어느한 메모리셀이라도 프리-프로그램 상태로 되어있지 않으면, 노드(x)의 전위가 저전위(Low)로되어 다시 프리-프로그램을 하게 하므로써, 결국 섹터내의 모든 메모리셀이 프리-프로그램된다.
제 3 도는 본 발명의 실시예로서 동작을 설명하면 다음과 같다.
메모리셀군(1) 및 전원단자(Vss)간에 접속되며 독출시 인에이블 신호(RE)을 입력으로 하는 레퍼런스 메모리셀(MV1 내지 MVn)과, 상기 메모리셀군(1) 및 프로그램시 드레인 전압공급회로(3)간에 접속되며, 각기 선택되는 워드라인(WL1 내지 WLn)을 입력으로 하는 NMOS 트랜지스터(N1 내지 Nm)로 구성된 플래쉬 메모리 장치에 있어서, 메모리셀군(1)이 프로그램상태로 되어있으면 실제 독출 시행에서 사용되는 독출 인에이블 신호(RE)에 의해 동작되는 레퍼런스 메모리셀(MV1 내지 MVn)을 통해 흐르는 독출시행시 전류보다, 메모리셀군(1)을 통해 흐르는 전류가 작으므로 비트라인(BL1 내지 BLn)에는 저전위의 신호(S1 내지 Sn)가 발생된다.
한편, 메모리셀군(1)이 소거모드 상태로 되어 있으면, 메모리셀군(1)을 통해 흐르는 전류가 레퍼런스 메모리셀(MV1 내지 MVn)을 통해 흐르는 전류보다 크므로 비트라인(BL1 내지 BLn)에는 고전위의 신호(S1 내지 Sn)가 발생된다. 이때 각 비트라인(BL1 내지 BLn)에서 발생되는 신호(S1 내지 Sn)에 따라 프로그램 및 소거모드 시행여부가 결정된다.
상술한 바와같이 본 발명에 의하면 섹터 소거모드시 선행되어야 할 프리-프로그램 모드에서 선택된 워드라인별로 프리-프로그램 및 프로그램상태를 확인하므로써 프로그램 시간을 단축시켜 원가절감에 기여하고, 오버프로그램을 방지하여 제품의 신뢰성 향상에 큰 효과가 있다.

Claims (3)

  1. 메모리셀군 및 전원단자간에 접속되며 프리-프로그램 인에이블 신호를 입력으로 하는 다수의 NMOS 트랜지스터와, 상기 메모리셀군과 전압스위치회로 및 프리-프로그램확인겸용 회로간에 접속되며 다수의 워드라인을 각기 입력으로 하는 다수의 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  2. 상기 제 1 항에 있어서, 상기 전압스위치 회로 및 프리-프로그램 확인겸용 회로는 프로그램시 드레인 전압, 독출시 드레인전압 및 프리-프로그램 확인 전압을 선택적으로 공급되도록 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
  3. 메모리셀군 및 전원단자간에 접속되며 독출시 인에이블신호를 입력으로 하는 레퍼런스 메모리셀과, 상기 메모리셀군 및 프로그램시 드레인전압 공급회로간에 접속되며 다수의 워드라인을 각기 입력으로하는 다수의 NMOS 트랜지스터로 구성되는 것을 특징으로 하는 플래쉬 메모리 장치.
KR1019940037294A 1994-12-27 1994-12-27 플래쉬 메모리 장치 KR0142638B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019940037294A KR0142638B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치
GB9526039A GB2296588B (en) 1994-12-27 1995-12-20 Flash memory device
US08/576,055 US5610861A (en) 1994-12-27 1995-12-21 Flash memory device
CN95113188A CN1089475C (zh) 1994-12-27 1995-12-27 快速存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940037294A KR0142638B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치

Publications (2)

Publication Number Publication Date
KR960025751A KR960025751A (ko) 1996-07-20
KR0142638B1 true KR0142638B1 (ko) 1998-08-17

Family

ID=19403857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940037294A KR0142638B1 (ko) 1994-12-27 1994-12-27 플래쉬 메모리 장치

Country Status (4)

Country Link
US (1) US5610861A (ko)
KR (1) KR0142638B1 (ko)
CN (1) CN1089475C (ko)
GB (1) GB2296588B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19607724A1 (de) * 1996-02-29 1997-09-04 Siemens Ag Schaltungsanordnung für einen programmierbaren nichtflüchtigen Speicher
KR100237019B1 (ko) * 1996-12-28 2000-03-02 김영환 플래쉬 메모리셀의 프리-프로그램 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
US4875188A (en) * 1988-01-12 1989-10-17 Intel Corporation Voltage margining circuit for flash eprom
JP2519585B2 (ja) * 1990-07-03 1996-07-31 三菱電機株式会社 不揮発性半導体記憶装置
TW260788B (ko) * 1993-09-01 1995-10-21 Philips Electronics Nv
US5440516A (en) * 1994-01-27 1995-08-08 Sgs-Thomson Microelectronics, Inc. Testing circuitry of internal peripheral blocks in a semiconductor memory device and method of testing the same

Also Published As

Publication number Publication date
CN1131801A (zh) 1996-09-25
US5610861A (en) 1997-03-11
CN1089475C (zh) 2002-08-21
GB2296588B (en) 1998-09-09
KR960025751A (ko) 1996-07-20
GB2296588A (en) 1996-07-03
GB9526039D0 (en) 1996-02-21

Similar Documents

Publication Publication Date Title
EP0753859B1 (en) Method for setting the threshold voltage of a reference memory cell
US5331594A (en) Semiconductor memory device having word line and bit line test circuits
US4999813A (en) Nonvolatile semiconductor memory having a stress test circuit
US4651304A (en) EPROM memory device having a test circuit
US6501692B1 (en) Circuit and method for stress testing a static random access memory (SRAM) device
US4879689A (en) Nonvolatile semiconductor memory device
US7263022B2 (en) No-precharge FAMOS cell and latch circuit in a memory device
US4543647A (en) Electrically programmable non-volatile semiconductor memory device
US4956816A (en) Non-volatile semiconductor memory having improved testing circuitry
US5579266A (en) Semiconductor memory device
JPH097380A (ja) 不揮発性半導体記憶装置
EP0503100B1 (en) Semiconductor memory
US5243569A (en) Differential cell-type eprom incorporating stress test circuit
US8051342B2 (en) Semiconductor memory device
KR19980071781A (ko) 모든 메모리셀에 대해 소거 베리파이 동작이 일괄적으로 정확히 행해질 수 있는 반도체기억장치
US6515905B2 (en) Nonvolatile semiconductor memory device having testing capabilities
JPH11120794A (ja) 半導体記憶装置
KR0142638B1 (ko) 플래쉬 메모리 장치
KR0142640B1 (ko) 플래쉬 메모리 장치
JPH10334692A (ja) 集積回路メモリのための、冗長ヒューズを備えたマトリクス装置
US5854766A (en) Non-volatile semiconductor memory device with diagnostic potential generator for individually checking whether memory cells are over-erased
KR0142637B1 (ko) 플래쉬 메모리 장치
KR0143034B1 (ko) 플래쉬 메모리 장치
KR100284136B1 (ko) 플래쉬 메모리 장치
KR20030001608A (ko) 플래쉬 메모리 셀의 센싱 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120323

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee