JP2001283598A - Sramペレットにおける冗長回路切り替えのための検査方法 - Google Patents

Sramペレットにおける冗長回路切り替えのための検査方法

Info

Publication number
JP2001283598A
JP2001283598A JP2000095250A JP2000095250A JP2001283598A JP 2001283598 A JP2001283598 A JP 2001283598A JP 2000095250 A JP2000095250 A JP 2000095250A JP 2000095250 A JP2000095250 A JP 2000095250A JP 2001283598 A JP2001283598 A JP 2001283598A
Authority
JP
Japan
Prior art keywords
cell
cells
data
writing
defective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000095250A
Other languages
English (en)
Inventor
Hidekazu Yamazaki
秀和 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Original Assignee
Renesas Semiconductor Manufacturing Co Ltd
Kansai Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Semiconductor Manufacturing Co Ltd, Kansai Nippon Electric Co Ltd filed Critical Renesas Semiconductor Manufacturing Co Ltd
Priority to JP2000095250A priority Critical patent/JP2001283598A/ja
Priority to US09/815,552 priority patent/US20020010884A1/en
Priority to KR10-2001-0016186A priority patent/KR100393148B1/ko
Publication of JP2001283598A publication Critical patent/JP2001283598A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24Accessing extra cells, e.g. dummy cells or redundant cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006Current

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【課題】 冗長セルを備えたSRAMペレットの不良の
内セルの欠陥に起因し、その欠陥セルを冗長セルに切り
替えれば良品化するようなセルを見つけ出し、切り替え
工事を行うための検査方法において、従来不良としてい
た回路電流規格はずれ品の一部を修復可能なものとして
欠陥セルを見つけ出す。 【解決手段】 まず、セルの切り替えにより修復し良品
化することが出来ない項目を電源投入時の回路電流を含
んで検査(20)し、パス品に対して、全セルに「0」
を書き込み後の回路電流の検査30を行う。そこで、規
格外になったものに付いて、「0」を書き込み後電流の
大きいセルの探査40を行う。そして、同様に「1」を
書き込み後電流の大きいセルの探査60を行う。そし
て、全セルの機能検査70で見付けた欠陥セルと共に冗
長セルに切り替える対象とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、冗長セル群を含む
冗長回路を備えたスタティックランダムアクセスメモリ
(以下SRAM装置)の製造工程において、ウェーハ上
に複数形成されたSRAMペレット(以下ペレット)の
不良品を見つけ出し、その不良がセルの欠陥であって、
冗長セルと切り替えれば良品化する可能性のある欠陥セ
ルを見つけ出す検査の方法に関する。
【0002】
【従来の技術】半導体SRAM装置の大容量化に伴い、
歩留まりの向上を図るために、冗長回路を搭載すること
が一般に行われている。この冗長回路はSRAM本来の
セルと同様なセルを複数有する冗長セル群を含み、本来
のセルに欠陥があって、機能しない場合は冗長セルに切
り替えて、本来セルのみであれば不良となるSRAM装
置を良品化して救い上げ、歩留まりの向上を図るもので
ある。このような切り替えの方法はウェーハ状態でのペ
レットに対して、ヒューズの切断とか、アンチヒューズ
の接続とかを施して行なわれる。
【0003】このように、切り替えを行うためには、ウ
ェーハ上に多数出来上がったペレットを順次検査して不
良のペレットを見つけ、その不良とされた内容が冗長セ
ルとの切り替えて良品化する可能性のあるものであれ
ば、欠陥のある本来セル(以下セル)を見つけ出す必要
がある。すなわち、セルを切り替えても良品化する可能
性の無いペレットの場合に、時間をかけて欠陥のあるセ
ルを探し出したり、切り替えのためにヒューズの切断を
行う必要はない。
【0004】そこで、従来の冗長回路切り替えのための
検査方法は例えばスタンバイ状態(書き込みや読み出し
の行われていない状態)の回路電流を含む各種項目の規
格をパスしたものに付いて全セルに付いて順次データ
「0」とデータ「1」とを書き込みと読み出しとを行う
機能検査を行い、機能不良セルがなければ良品とし、機
能不良のセルがあればそれを記録して、そのセルを冗長
セルと切り替えるようにしている。
【0005】ところで、スタンバイ時の回路電流の規格
を保証するために、製造工程では、電源投入して書き込
みや読み出しを行っていない状態での回路電流(以下電
源投入時の回路電流)と、全セルにデータ「0」を書き
込んだ後の回路電流(以下0書き込み後の回路電流)
と、全セルにデータ「1」を書き込んだ後の回路電流
(以下「1」書き込み後の回路電流)を検査し、所定の
規格を超えるものを不良として、冗長セルと切り替える
対象の不良項目とはしていない。なぜならば、上記のよ
うな各回路電流はセルの部分の電流と、他の周辺回路の
部分の電流と合わせたものであり、特定のセルでの電流
が異常に大きいことを見つけることが簡単でなく、時間
をかけて見つけ出しても、セルの切り替えにより使わな
くなったセルの電流が小さくなる不良のモードは一部の
ものに限られているのであまり効率良いことではでない
と考えられていた。
【0006】次に、SRAM装置のセルの部分の説明を
する。図3はセル100の回路図である。セル100は
記憶用トランジスタQ1とその負荷抵抗R1との直列接
続をその接続点をノードN1として備え、負荷抵抗R1
が高電位側電源ラインVDDに接続され、トランジスタ
Q1が低電位側電源ラインVSSに接続されている。同
様に、記憶用トランジスタQ2とその負荷抵抗R2との
直列接続をその接続点をノードN2として備え、負荷抵
抗R2が高電位側電源ラインVDDに接続され、トラン
ジスタQ2が低電位側電圧ラインVSSに接続されてい
る。そして、両トランジスタQ1,Q2のゲートはそれ
ぞれ互いの反対側ノードN2,N1にたすきがけ状に接
続されてフリップフロップ回路を構成している。そし
て、ノードN1をデジット線Dに接続する選択トランジ
スタQ3と、ノードN2をデジット線D*に接続する選
択トランジスタQ4とを備える。なお、デジット線D*
はデジット線Dに対してH,L反対の電圧が与えられる
ラインで、通常の表示はDの上に−を記して表すことが
多いがこの明細書ではこのように表記することにする。
そして、これら選択トランジスタQ3,Q4のゲートは
ワード線Wに共通接続されている。なお、これら、トラ
ンジスタQ1,Q2,Q3,Q4は例えばすべてNチャ
ンネルMOS型トランジスタである。
【0007】このようなセル100が多数のワード線W
と多数のデジット線対D,D*との各交点に配置されて
SRAM装置の本体セル群を構成する。そして、書き込
みに際しては、そのセル100に繋がるデジット線Dと
デジット線D*との対が選ばれ例えばデジット線DにL
の電圧、デジット線D*にHの電圧が与えられ、同様に
そのセル100に繋がるワード線Wが選ばれHの電圧が
与えられる。そうすると選択トランジスタQ3,Q4が
ONし、ノードN1にL、ノードN2にHの電圧が与え
られる。そうすれば記憶用トランジスタQ1はONし、
Q2はOFFして書き込み終了後ワード線Wの電圧がL
となって選択トランジスタQ3,Q4がOFFした後も
ノードN1の電圧をL、ノードN2の電圧をHに維持し
て、例えばこの状態を「0」と定義すればデータ「0」
を記憶している。反対にノードN1にH、ノードN2に
Lの電圧が与えられる書き込みを行えばセル100はデ
ータ「1」を記憶保持する。そして、読み出しに際して
は、そのセル100に繋がるデジット線D又はデジット
線D*が選ばれ例えば電圧を検知する回路が接続される
と共にそのセル100に繋がるワード線Wが選ばれHの
電圧が与えられる。そうすると選択トランジスタQ3,
Q4がONし、ノードN1若しくはノードN2の電圧が
デジット線Dまたはデジット線D*に与えられる。そう
すればノードN1又はノードN2の電圧をが検出され、
記憶の内容が読み出される。
【0008】そして、各セル100に付いて順次上記の
ように書き込みと読み出しをデータ「0」とデータ
「1」と双方行って機能不良のセルがあれば、そこを使
用せずに切り替えるために、冗長回路の中にも冗長セル
として同様なセル100が複数配置されている。例えば
不良のセルと同じデジット線対D,D*に繋がった冗長
セルがあって、本来は不良セルに繋がるワード線Wが選
択される時にそれは選択せずに、冗長セルに繋がる別の
ワード線を選択するように、例えばヒューズの切断等に
より回路切り替えを行う。従って、不良のセルは使用し
ないとは言え電源ラインVDD又はVSSから切り離さ
れているわけではない。ただ選択トランジスタQ3,Q
4をONさせないようにするだけである。
【0009】
【発明が解決しようとする課題】ところが、近年SRA
M装置は携帯電話器やモバイル機器にも用いられ、その
場合は特に低消費電流のものが要求される。このよう
な、所謂ローパワーSRAM装置では、スタンバイ時の
回路電流の規格が厳しく、その為に歩留まりを低下させ
ている。そこで、この発明は回路電流規格はずれのもの
の内でセル部分に欠陥があり、冗長セルと切り替えれば
良品化する可能性ある電流異常のセルをなるべく簡単に
見つけ出して冗長セルと切り替えて良品化して歩留まり
の向上を図るものである。
【0010】ところで、電源投入時の回路電流はセル1
00の部分に付いて見れば、電源はONしたが、未だワ
ード線WはLを維持した状態のままの回路電流である。
その際、記憶用トランジスタQ1,Q2や負荷抵抗R
1,R2が設計の通りにバランスがとれた状態であれば
トランジスタQ1がONしているか、トランジスタQ2
がONしているか不定である。しかしながら、特定のセ
ル100が回路電流規格オーバーとなる主因となるほど
に大きな電流が流れるような異常な場合には、多くの場
合にバランスが大きく崩れていて、どちらかの状態を繰
り返し再現すると思われる。そうすれば、仮にそのよう
なセル100を見つけ出して、そこを不使用として冗長
セルに切り替えても、その不使用とされたセルは、ただ
選択トランジスタQ3,Q4をONさせないだけなの
で、電源投入時の回路電流の測定時の状態を常時維持す
ることであり、このペレットの回路電流を減らす作用は
ない。従って、電源投入時の回路電流規格はずれ品は修
復の候補とはならない。
【0011】そこで、この発明では、電源投入時の回路
電流が規格を満たすペレットについてデータ「0」書き
込み後の電流やデータ「1」書き込み後の電流が異常に
大きいセルを見つけ出し冗長セルと切り替えてデータ書
き込み後の回路電流規格はずれのペレットを良品化しよ
うとするものである。
【0012】
【課題を解決するための手段】上記の課題を解決するた
めに、この発明は、SRAMペレットが備える冗長セル
と切り替えるために前記SRAMペレットにおける欠陥
セルを見付け出す検査方法において、電源投入後で書き
込みをする前の回路電流を検査して、そのパス品に対し
て、「0」か「1」かの一方のデータを全てのセルに書
き込んだ後の回路電流を検査し、はずれ品に付いては前
記一方のデータを書き込んだ後の電流が大きい欠陥セル
を探査し、見つかればそのセルを要切り替えセルとする
と共に、他方のデータを全てのセルに書き込んだ後の回
路電流を検査し、はずれ品に付いては前記他方のデータ
を書き込んだ後の電流が大きい欠陥セルを探査し、見つ
かればそのセルを要切り替えセルとすることを特徴とす
る検査方法を提供する。
【0013】上記の検査方法によれば、欠陥のあるセル
を冗長セルと切り替えるのにセルを電源ラインから切り
離すことなく、単に選択トランジスタをONさせないよ
うにするものであっても、電源投入後で書き込みや読み
出しをする前の回路電流が規格パスしたペレットに対し
て、データ「0」かデータ「1」かを書き込んだ後の電
流が大きい欠陥セルを見つけだし、そのセルを要切り替
えセルとするので、切り替えが行われた後には選択トラ
ンジスタがONしないので、電源投入後で書き込みや読
み出しをする前の状態(電流が異常に大きいことがない
状態)を維持する。
【0014】所で、電源投入後、書き込みや読み出しを
しない状態での電流が正常で、書き込み後の電流が大き
くなるようなセルの欠陥モードの例を説明する。例えば
図4に示す欠陥セル200のように、負荷抵抗R1が異
常に小さい抵抗値で出来上がっているとか、高電位側電
源ラインVDDからノードN1に向けてのリーク電流パ
スが出来ているとかにより、実質的に小さい抵抗値とな
っている場合には、電源が投入された際にノードN1の
電圧上昇がノードN2の電圧上昇に先行する。そのため
に、記憶用トランジスタQ1はOFFし、記憶用トラン
ジスタQ2はONした状態(データ「1」を書き込んだ
状態)で立ち上がる。そして、記憶用トランジスタQ1
がOFFしているので負荷抵抗R1の異常は回路電流に
現れない。データ「0」を書き込むと、記憶用トランジ
スタQ1がONし(記憶用トランジスタQ2はOFF)
し、負荷抵抗R1が実質的に小さいので異常に大きい回
路電流が流れる。
【0015】また、図5に示す欠陥セル300のよう
に、ノードN1から低電位側電源ラインVSSに向けて
のリーク電流パスがあると、電源が投入された際にノー
ドN1の電圧上昇がノードN2の電圧上昇に遅れる。そ
のために、記憶用トランジスタQ1はONし、記憶用ト
ランジスタQ2はOFFした状態(データ「0」を書き
込んだ状態)で立ち上がる。そして、記憶用トランジス
タQ1がONしているので、負荷抵抗R1は正常である
のでノードN1から低電位側電源ラインVSSに向けて
のリーク電流パスの影響は回路電流に現れない。データ
「1」を書き込むと、記憶用トランジスタQ1がOFF
(記憶用トランジスタQ2はON)し、本来電流が流れ
ないはずの負荷抵抗R1にリーク電流が流れる。
【0016】
【発明の実施の形態】SRAMのセルは通常、負荷素子
と記憶用トランジスタとの直列接続回路を1対有してフ
リップフロップ回路を構成している。負荷素子は図3に
例示したように抵抗であることもあるし、記憶用トラン
ジスタに対し相補的なトランジスタとされることもある
が、この発明の検査方法はいずれに対しても適用でき
る。
【0017】そして、SRAMは大容量のものは、通常
セルに欠陥がある場合に切り替えて良品化するために冗
長セル群を備える。そして、ウェーハ上に多数のペレッ
トが完成した段階で各ペレットを検査して、不良の原因
がセルの欠陥である事が確認出来、しかも冗長セルと切
り替えれば良品化する可能性がある場合に切り替え工事
を行う。この発明の検査方法はその際に用いるものであ
る。特に、欠陥のあるセルを冗長セルに切り替える方式
が、欠陥セルを電源ラインから切り離すことなく、選択
トランジスタを常時OFFさせるようにするものである
場合に好適する。
【0018】そして、この発明の検査方法は、従来一般
に行われている全セルに付いて書き込みや読み出しの機
能検査を行い、他の規格に対してはパスするペレットに
もかかわらず機能不良のセルが見つかったら冗長セルと
切り替えるようにするのみならず、スタンバイ時の回路
電流規格はずれのものの内に、セルの欠陥に起因し、し
かも、冗長セルと切り替えれば良品となる可能性のある
モードの欠陥セルを見つけ出して、冗長セルと切り替え
て良品化して歩留まりを上げようとするものである。
【0019】上述のように、欠陥セルを冗長セルに切り
替える方式が、欠陥セルを電源ラインから切り離すこと
なく、選択トランジスタをONさせないようにして分離
する方式では、電源投入後で書き込みや読み出しをする
前の回路電流が大きい不良のペレットは、例えその不良
がセルの欠陥に起因していても、セルの切り替えでは修
復できない。そこで、この項目の検査のパス品に対し
て、例えばデータ「0」を全てのセルに書き込んだ後の
回路電流を検査し、規格はずれとなれば明らかにセルの
欠陥に起因し、欠陥セルを探査して見つけ出し、冗長セ
ルと切り替えれば良品化する可能性が高い。同様に、デ
ータ「1」を全てのセルに書き込んだ後の回路電流を検
査し、規格はずれとなれば明らかにセルの欠陥に起因
し、欠陥セルを探査して見つけ出し、冗長セルと切り替
えれば良品化する可能性が高い。
【0020】そこで、この発明の検査方法では、まず、
セルの切り替えの対象としない各種検査項目を検査する
と共にスタンバイ時の回路電流の内の電源投入時の回路
電流を検査し、そのパス品のみを対象に、「0」か
「1」かの同じデータを全てのセルに書き込んだ後の回
路電流を、「0」及び「1」双方について検査して、規
格はずれとなったらそれに対応して、データ「0」又は
データ「1」を書き込んだ状態で電流の大きいセルを探
査する。見つかればそれらのセルを要切り替えセルとす
る。勿論電源投入時の回路電流を含む、セルの切り替え
の対象としない各種検査項目のパス品に対して全セル
(データ「0」を書き込んだ場合に電流が大きくて、要
切り替えセルとしたものや、データ「1」を書き込んだ
場合に電流が大きくて、要切り替えセルとしたものは除
いても良い)に付いてデータ「0」とデータ「1」との
書き込みおよび読み出しの機能を検査し、不機能のセル
が見つかればそのセルを要切り替えセルとすることは従
来と同様である。
【0021】電源投入時には電流が正常であるにもかか
わらず、「0」か「1」かのデータを書き込んだ後の電
流が異常に大きいセルを見つけるための探査の方法とし
ては、全てのセルを1個ずつ順次確認するのが確実であ
る。例えば、電源投入時の回路電流が正常であるにもか
かわらず、全セルにデータ「0」を書き込んだ後の回路
電流が大きくて規格はずれとなったペレットに対して
は、一旦電源を切り、その後電源を再投入して、全セル
を電源投入時の状態にする。次に、順次に全セルに対し
て、1個ずつデータ「0」を書き込んでは回路電流を測
定し、前の状態(最初の1個目は、電源投入時の回路電
流)と比較して異常に大きい電流(規定値をこえて大き
い)となったセルを見つけて、要切り替えセルとする。
同様にデータ「1」を書き込んだ場合も探査出来る。
【0022】上記のように全セルについて、1個毎に探
査する方法は確実ではあると共に、探査のプログラムも
比較的単純であるものの、探査に時間がかかる欠点があ
る。なぜならば、データの書き込みは極めて短時間でお
こなえるがデータの書き込み後回路電流が安定するには
時間を要し再現性良く測定するために要する書き込み終
了後から回路電流測定完了までの時間は全セルに順次書
き込むのに要する時間より長くなる。従って、回路電流
の測定回数がセル数に略等しい回数必要な上記の方法は
時間がかかる。
【0023】そこで、通常は全セル数に比較して欠陥セ
ルの数は極めて少数であるから、例えば、まず全セルを
2分して一方の群に欠陥セルが含まれているか確認し、
次に他方の群に欠陥セルが含まれているか確認して、含
まれていない群は以後の探査の対象外とする。そして、
含まれている群に付いて同様な方法で探査対象外のセル
群を見つけることを繰り返して最後に欠陥セルを見つけ
る方法が速い。具体的には、例えば、データ「0」を書
き込んだら電流が大きくなるセルを見つけ出す場合に
は、まず電源を一旦切り再度電源を投入して全セルを書
き込みも読み出しもしていない状態とする。次に一方の
セル群全てにデータ「0」を書き込んで回路電流を測定
する。電流が大きかったらそのなかに欠陥セルが含まれ
ているので、以後の探査対象とする。電流が大きくなけ
ればそのなかに欠陥セルが含まれていないので、以後の
探査対象から外す。次に同様に電源の再立ち上げを行
い、他方のセル群全てにデータ「0」を書き込んで回路
電流を測定して、欠陥セルが含まれているかどうかを確
認する。以後欠陥セルが含まれているセル群に付いて同
様な手順で絞り込んで行く方法である。即ち、この方法
は欠陥セルが含まれていないと確認できたセル群を以後
の探査から除外しつつ絞り込む方法である。その他の方
々も含め、欠陥セルの発生個数の分布や冗長セルの数等
に応じて適当な方法を選べば良い。
【0024】
【実施例】この発明の一実施例を図面を参照して説明す
る。図1は、その検査方法を説明するフローチャートで
ある。ウェーハ上に多数出来上がったペレット全てに付
いて図1に示すような手順で検査を行う。このペレット
は本来のセル群の他に冗長セル群を備えて、本来セルに
欠陥がある場合に冗長セルに切り替え可能である。切り
替えは、例えば予め備えたヒューズを切断して、本来な
らば本来の欠陥セルが選択されてアクセスされるべき時
に、そこが選択されずに冗長セルの一つが選択されるよ
うに切り替えるものである。従って、欠陥セルが電源ラ
インから切り離されるものではない。 (1)まず、「セル切り替え対象外の項目の検査」20
を行う。これらの検査項目の不良はセルの切り替えによ
り修復し良品化することが出来ない(または、できるも
のがほとんどない)項目である。そしてこれらの検査項
目の内には「電源投入時の回路電流」が含まれる。これ
は未だ書き込みを行っていない状態での回路電流を測定
するもので、大きすぎるものを規格外とする。そして、
この値は記録され、後の欠陥セルの探査に利用する。そ
して、これら各項目の規格外品は不良として、以後の検
査は行わない。 (2)上記「セル切り替え対象外の項目の検査」20の
全項目にパスしたペレットに付いて、「全セルに「0」
を書き込み後の回路電流の検査」30を行う。通常この
規格値は「電源投入時の回路電流」と同じ規格値を適用
する。この検査は全セルに順次データ「0」を書き込み
して、その後回路電流を測定するものである。規格値を
外れるもののセル群にはデータ「0」を書き込んだら大
きな電流が流れるような欠陥セルが含まれている。 (3)そこで、「全セルに「0」を書き込み後の回路電
流の検査」30で規格外になったものに付いて、
「「0」を書き込み後電流の大きいセルの探査」40を
行う。この検査はデータ「0」を書き込んだら電流が大
きくなるセルを見つけ出し記録するものである。この実
施例における具体的な方法に付いては後述する。但し、
ペレットが備える冗長セルの数には限りがあるので、そ
れを超えて多数の欠陥セルがあると切り替え不能であ
る。そこで、限度を超えて欠陥セルを見付けた場合は未
探査のセルが残っていても探査を中断して、そのペレッ
トは不良として以後の検査は行わない。 (4)「全セルに「0」を書き込み後の回路電流の検
査」30をパスした場合又はその検査で規格外になっ
て、データ「0」を書き込んだら電流が大きくなるセル
を見つけ出す探査が終了して欠陥セルが記録されたら、
次に「全セルに「1」を書き込み後の回路電流の検査」
50を行う。通常この規格値も「電源投入時の回路電
流」と同じ規格値を適用する。この検査は「全セルに
「0」を書き込み後の回路電流の検査」30と同様に行
うものである。そして、規格外になったものに付いて、
「「1」を書き込み後電流の大きいセルの探査」60を
行うのも同様である。また、欠陥セルが多すぎる場合に
探査を中断して不良とするのも同様である。 (5)「全セルに「1」を書き込み後の回路電流の検
査」50をパスした場合又はその検査で規格外になっ
て、データ「1」を書き込んだら電流が大きくなるセル
を見つけ出す探査が終了して欠陥セルが記録されたら、
次に、「全セルの機能検査」70を行う。この検査は各
セルに付いてデータ「0」を書き込んだ後にデータ
「0」読み出せるか(記憶しているか)とデータ「1」
を書き込んだ後にデータ「1」読み出せるかとを検査
し、記憶機能の無いセルを欠陥セルとして記録するもの
である。
【0025】上記の各検査項目全てにパス(「全セルの
機能検査」70の場合は不機能なセルが無い)したペレ
ットは良品であって、セルの切り替えが不要なものとさ
れる。そして、「「0」を書き込み後電流の大きいセル
の探査」40や「「1」を書き込み後電流の大きいセル
の探査」60や「全セルの機能検査」70で欠陥セルが
確認されたペレットは用セル切り替え品とされ、見付け
た欠陥セルは要切り替えセルとしてアドレスが記録され
ている。そして、ウェーハ上の全ペレットが同様に検査
された後、このデータはウェーハと共に回路切り替え工
程に送られセルの切り替え工事が行われる。
【0026】上記実施例の検査方法によれば、全セルに
データ「0」を書き込んだ後の回路電流の検査を先に行
い、その後全セルにデータ「1」を書き込んだ後の回路
電流の検査を行い、最後にセルの機能検査を行ったが、
この3つの検査項目に付いて順番はいずれでも良い。探
査を中断してペレットを不良とするほど欠陥セルが多く
見つかる頻度の高い項目を先に行って検査の効率を上げ
ることができる。
【0027】次に、この実施例における「0」又は
「1」のデータを書き込んだ後の電流が大きい欠陥セル
を見付ける探査方法を説明する。データ「0」の場合と
データ「1」の場合とはほとんど同じやり方なのでデー
タ「0」を書き込む場合を代表として説明する。先に、
「発明の実施の形態」の欄において、二つの探査方法に
付いて言及したが、この実施例の方法はそれらとは異な
り、最初に1個目の欠陥セルをなるべく少ない回路電流
測定の回数で見つけ出し、その次に、他に欠陥セルが有
るかどうかを確認する。他に無ければそれで探査をおえ
る。他にある場合は見つけ出した欠陥セルを除外した残
り全セルに対して前回と同様な手順で2個目の欠陥セル
を見つけ出し、以後同じことを繰り返す。この方法は欠
陥セルがただ1個のケースが多い場合は短い時間で処理
出来、検査プログラムも比較的簡単であるが、欠陥セル
が多い場合は却って非能率である。
【0028】図2はこの実施例における「0」を書き込
み後電流の大きいセルを探査する方法を示すフローチャ
ートである。図に示すように、(1)全セルにデータ
「0」を書き込んだ後の回路電流が規格をはずれるペレ
ットが見つかった場合(401)には、まず、全セルを
対象セル群として扱い(402)、対象セル群を略2等
分して、電源を一旦OFFした後に再投入して一方のセ
ル群の全てにデータ「0」を書き込み、回路電流を測定
して、予め記憶していた電源投入後の回路電流と比較す
る(403)。そうして、基準値を超えて大きい(40
4)場合は、これらのセル群の内に欠陥セルが含まれる
と判断でき、その欠陥セルを見付けるべく、それらのセ
ル群を次の対象セル群として(406)同様な処理を繰
り返して絞り込んで行く。
【0029】ところが、対象セル群の一方に書き込みを
行って測定した回路電流が大きくなかった場合(40
4)には、他方のセル群に欠陥セルが含まれているもの
と見なして、それらを次の対象セル群とする。
【0030】絞り込みが進み、書き込んだセルが1個
で、回路電流が大きい場合(405)は直ちにそれが欠
陥セルであると、確定できる(410)。所が、他方側
に存在すると思われる状況(回路電流が大きくない)で
他方側のセルが1個に絞られた場合(407)は、電流
再立ち上げの後、そのセルのみ書き込みを行い回路電流
の測定を行い(408)、大きいことを確認して(40
9)欠陥セルとして確定する。
【0030】1個に絞られたセルのみに書き込みを行い
回路電流の測定を行った際に大きくない事が起こり得る
(409)。例えば、ペレットに特別に電流が大きいセ
ルは存在せず、異常とするほどでもないやや電流の大き
めのセルが多数あって、全体として回路電流規格にはず
れる場合である。このような場合はこの探査プログラム
では探査不能なので探査を中断して、このペレットを不
良とする。このようなペレットの場合判定の基準値を厳
しくして見つけ出せるようにすることも考えられるが、
欠陥セルとして多数のセルが見つけ出されても準備した
冗長セルを超えれば切り替えは不能である。
【0031】このようにして、欠陥セルがまず1個確定
したならば、電源再立ち上げ後、欠陥セルと確定したセ
ルを除いて全セルに書き込みを行い、回路電流を測定し
て(411)、他に欠陥セルが有るかどうかを確認する
(412)。回路電流が大きくなく、欠陥セルが他にな
いと判定すれば探査を終了する。
【0032】回路電流が大きく、欠陥セルが他にあると
判定すれば、改めて全セルを対象セル群として上記と同
様の探査を繰り返す。但し、2回目以降の探査において
対象セル群を2分して一方のセル群に書き込みを行う
(403)際に、すで確定されている欠陥セルには書き
込みは行わない。
【0033】上記のように、複数の欠陥セルを有するペ
レットの場合は、探査を繰り返して順次確定してゆく
が、あまりにも多数の欠陥セルがあると、予め、備えて
いる冗長セルの数を超えては切り替えをすることが出来
ない。そこで、確定したセルの数とか、それらのアドレ
スとかが切り替え可能な限度に達していなければ繰り返
しの探査にもどり、限度に達していれば探査を中断して
そのペレットは不良とする(413)。
【0034】上記の説明はデータ「0」を書き込んだ状
態で電流の大きい欠陥セルを探査する方法に付いて説明
したが、データ「1」を書き込んだ状態で電流の大きい
欠陥セルを探査する方法も書き込むデータが異なるだけ
で、同様であるので説明を略す。
【0035】この実施例の欠陥セルの探査方法によれ
ば、欠陥セルがただ1個のケースが多ければ、探査の時
間が少なくて済む利点がある。そして、探査のプログラ
ムも比較的単純である。
【0036】しかしながら、欠陥セルの数が多くなる
と、ロスが多いので、2個目以後の欠陥セルを見付ける
際の対象セル群を上記のように全セルとせず、前の探査
において欠陥セルを含まないと確認できたセル群(図2
の符号404において、Noとなったセル群)を除外し
た残りセルとするように変更すれば、プログラムは複雑
化するものの、効率はよくなる。
【0037】上記実施例の検査方法によれば、従来冗長
セルとの切り替えによる修復の対象とせず、不良品とし
て捨てていたスタンバイ時の電流規格はずれ品の一部を
救い上げて修理するので歩留まりが向上する。
【0038】
【発明の効果】以上の説明のように、この発明の検査方
法によれば、SRAM装置の製造工程において、スタン
バイ時の回路電流の規格はずれ品の内でセルの欠陥に起
因し、しかも冗長セルに切り替えれば修復できる可能性
のある欠陥セルを比較的容易に見つけ出して修復するの
で、歩留まりが向上する。
【図面の簡単な説明】
【図1】 この発明の一実施例の検査方法を示すフロー
チャート。
【図2】 その内に含まれ、欠陥セルを見つけ出す工程
(探査の方法)を示すフローチャート。
【図3】 SRAM装置のセルを示す回路図。
【図4】 電源投入後の電流は正常で、データ「0」を
書き込んだら電流が大きいようなセルを示す回路図。
【図5】 電源投入後の電流は正常で、データ「1」を
書き込んだら電流が大きいようなセルを示す回路図。
【符号の説明】
20 電源投入後で書き込みをする前の回路電流を含
む、セルの切り替えの対象としない各種検査項目の検査
工程 30 データ「0」(一方のデータ)を全てのセルに書
き込んだ後の回路電流を検査する工程 40 データ「0」(一方のデータ)を書き込んだ後の
電流の大きい欠陥セルを探査する工程 50 データ「1」(他方のデータ)を全てのセルに書
き込んだ後の回路電流を検査する工程 60 データ「1」(一方のデータ)を書き込んだ後の
電流の大きい欠陥セルを探査する工程 70 全セルの機能を検査する工程

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】SRAMペレットが備える冗長セルと切り
    替えるために前記SRAMペレットにおける欠陥セルを
    見付け出す検査方法において、 電源投入後で書き込みをする前の回路電流を検査して、
    そのパス品に対して、「0」か「1」かの一方のデータ
    を全てのセルに書き込んだ後の回路電流を検査し、はず
    れ品に付いては前記一方のデータを書き込んだ後の電流
    が大きい欠陥セルを探査し、見つかればそのセルを要切
    り替えセルとすると共に、 他方のデータを全てのセルに書き込んだ後の回路電流を
    検査し、はずれ品に付いては前記他方のデータを書き込
    んだ後の電流が大きい欠陥セルを探査し、見つかればそ
    のセルを要切り替えセルとすることを特徴とするSRA
    Mペレットにおける冗長回路切り替えのための検査方
    法。
  2. 【請求項2】SRAMペレットが備える冗長セルと切り
    替えるために前記SRAMペレットにおける欠陥セルを
    見付け出す検査方法において、 電源投入後で書き込みをする前の回路電流を含む、セル
    の切り替えの対象としない各種検査項目を検査する第1
    の検査工程と、 前記第1の検査工程のパス品に対して、「0」か「1」
    かの一方のデータを全てのセルに書き込んだ後の回路電
    流を検査する第2の検査工程と、 前記第2の検査工程のはずれ品があればそれに付いては
    前記一方のデータを書き込んだ後の電流が大きい欠陥セ
    ルを探査し、見つかればそのセルを要切り替えセルとす
    る第3の検査工程と、 前記第1の検査工程のパス品に対して、他方のデータを
    全てのセルに書き込んだ後の回路電流を検査する第4の
    検査工程と、 前記第4の検査工程のはずれ品があればそれに付いては
    前記他方のデータを書き込んだ後の電流が大きい欠陥セ
    ルを探査し、見つかればそのセルを要切り替えセルとす
    る第5の検査工程と、 前記第1の検査工程のパス品の全セル(前記第3の検査
    工程や前記第5の検査工程で見つかった要切り替えセル
    は除いても良い)に付いてデータ「0」とデータ「1」
    との書き込みおよび読み出しの機能を検査し、不機能の
    セルが見つかればそのセルを要切り替えセルとする第6
    の検査工程とを備えることを特徴とするSRAMペレッ
    トにおける冗長回路切り替えのための検査方法。
  3. 【請求項3】前記一方のデータを書き込んだ後の電流が
    大きい欠陥セルを探査する方法又は前記他方のデータを
    書き込んだ後の電流が大きい欠陥セルを探査する方法
    が、探査対象セル群を2分し、一方の群にデータを書き
    込んで回路電流を測定し、その結果により欠陥セルが含
    まれていると推定できれば、次の探査対象セル群を前記
    一方の群とし、前記測定の結果が欠陥セルが含まれてい
    ないと推定できれば、次の探査対象セル群を他方の群と
    して、繰り返して絞り込み確定する方法である請求項1
    又は2に記載のSRAMペレットにおける冗長回路切り
    替えのための検査方法。
JP2000095250A 2000-03-29 2000-03-29 Sramペレットにおける冗長回路切り替えのための検査方法 Pending JP2001283598A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000095250A JP2001283598A (ja) 2000-03-29 2000-03-29 Sramペレットにおける冗長回路切り替えのための検査方法
US09/815,552 US20020010884A1 (en) 2000-03-29 2001-03-22 Test method for switching to redundant circuit in SRAM pellet
KR10-2001-0016186A KR100393148B1 (ko) 2000-03-29 2001-03-28 Sram 펠릿에 있어서의 용장 회로 전환을 위한 검사 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000095250A JP2001283598A (ja) 2000-03-29 2000-03-29 Sramペレットにおける冗長回路切り替えのための検査方法

Publications (1)

Publication Number Publication Date
JP2001283598A true JP2001283598A (ja) 2001-10-12

Family

ID=18610176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000095250A Pending JP2001283598A (ja) 2000-03-29 2000-03-29 Sramペレットにおける冗長回路切り替えのための検査方法

Country Status (3)

Country Link
US (1) US20020010884A1 (ja)
JP (1) JP2001283598A (ja)
KR (1) KR100393148B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078289A (ja) * 2004-09-08 2006-03-23 Fujitsu Ltd 半導体記憶装置及びその試験方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4425301B2 (ja) * 2007-09-28 2010-03-03 Okiセミコンダクタ株式会社 半導体検査装置及び半導体検査方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166391A (ja) * 1987-12-23 1989-06-30 Toshiba Corp スタティック型ランダムアクセスメモリ
US5255230A (en) * 1991-12-31 1993-10-19 Intel Corporation Method and apparatus for testing the continuity of static random access memory cells
JP3307473B2 (ja) * 1992-09-09 2002-07-24 ソニー エレクトロニクス インコーポレイテッド 半導体メモリの試験回路
TW260788B (ja) * 1993-09-01 1995-10-21 Philips Electronics Nv
JPH07312097A (ja) * 1994-05-17 1995-11-28 Sony Corp Sram及びその試験方法
JP3226422B2 (ja) * 1994-08-01 2001-11-05 株式会社日立製作所 半導体記憶装置及びメモリセルのdc電流不良検出方法
JPH08138399A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体装置
KR100412589B1 (ko) * 1996-07-05 2004-04-06 마츠시타 덴끼 산교 가부시키가이샤 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법
TW442886B (en) * 1998-01-15 2001-06-23 Winbond Electronics Corp Method for testing sub-threshold leakage of pull-down transistor in SRAM
TW389908B (en) * 1998-01-16 2000-05-11 Winbond Electronics Corp Patching method capable of reducing the additional leakage current caused by manufacturing defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078289A (ja) * 2004-09-08 2006-03-23 Fujitsu Ltd 半導体記憶装置及びその試験方法

Also Published As

Publication number Publication date
US20020010884A1 (en) 2002-01-24
KR20010093738A (ko) 2001-10-29
KR100393148B1 (ko) 2003-07-31

Similar Documents

Publication Publication Date Title
US6157583A (en) Integrated circuit memory having a fuse detect circuit and method therefor
US8693271B2 (en) Method of stressing static random access memories for pass transistor defects
US7836362B2 (en) Circuits and methods for repairing defects in memory devices
US7324391B2 (en) Method for determining and classifying SRAM bit fail modes suitable for production test implementation and real time feedback
JPH04228200A (ja) メモリアレイ用短絡回路検知器回路
US20180053546A1 (en) Semiconductor device, test program, and test method
JPH05299606A (ja) 半導体メモリ装置及びそのビット線の短絡救済方法
US20050068816A1 (en) Semiconductor memory device and method of testing the device
JP2001283598A (ja) Sramペレットにおける冗長回路切り替えのための検査方法
US7697356B2 (en) Method of testing semiconductor apparatus
JPH05288798A (ja) 半導体集積回路およびそのテスト方法
US8976608B2 (en) Semiconductor integrated circuit device
US5355341A (en) Integrated memory having improved testing means
US6809982B2 (en) Defective cell remedy method capable of automatically cutting capacitor fuses within the fabrication process
US7495472B2 (en) Circuits/methods for electrically isolating fuses in integrated circuits
JP2002230991A (ja) 半導体メモリ装置およびその製造方法
JP2004530243A (ja) メモリセルの構造試験
CN111415696B (zh) 一种对一次可编程存储器芯片进行筛选的方法
JP3512953B2 (ja) 半導体メモリ及びそのテスト方法
US20150294738A1 (en) Test structure and method of testing a microchip
JP3001734B2 (ja) 高抵抗負荷型sram集積回路
US20200098430A1 (en) Cam macro circuit and semiconductor integrated circuit
JPH06267280A (ja) 不良スタティックramセル検出方法
JP2685435B2 (ja) 半導体メモリ装置の欠陥救済方法
JPS59112499A (ja) 半導体メモリ装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050118

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050510