KR100393148B1 - Ｓｒａｍ 펠릿에 있어서의 용장 회로 전환을 위한 검사 방법 - Google Patents

Ｓｒａｍ 펠릿에 있어서의 용장 회로 전환을 위한 검사 방법 Download PDF

Info

Publication number
KR100393148B1
KR100393148B1 KR10-2001-0016186A KR20010016186A KR100393148B1 KR 100393148 B1 KR100393148 B1 KR 100393148B1 KR 20010016186 A KR20010016186 A KR 20010016186A KR 100393148 B1 KR100393148 B1 KR 100393148B1
Authority
KR
South Korea
Prior art keywords
cell
cells
writing
defective
data
Prior art date
Application number
KR10-2001-0016186A
Other languages
English (en)
Other versions
KR20010093738A (ko
Inventor
야마자끼히데까즈
Original Assignee
엔이씨 일렉트로닉스 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔이씨 일렉트로닉스 코포레이션 filed Critical 엔이씨 일렉트로닉스 코포레이션
Publication of KR20010093738A publication Critical patent/KR20010093738A/ko
Application granted granted Critical
Publication of KR100393148B1 publication Critical patent/KR100393148B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Abstract

우선, 셀의 전환에 의해 복구하여 양품화할 수 없는 항목을 전원 투입 시의 회로 전류를 포함하여 검사하고, 합격품에 대해 전체 셀에 「0」을 기입한 후의 회로 전류의 검사를 행한다. 그래서, 규격외로 된 것에 대해 「0」을 기입한 후 전류가 큰 셀의 탐사를 행한다. 그리고, 마찬가지로 「1」을 기입한 후 전류가 큰 셀의 탐사를 행한다. 발견된 셀을 전체 셀의 성능 검사에서 발견된 결함 셀과 함께 용장 셀로 전환되는 대상 셀로 한다.

Description

ＳＲＡＭ 펠릿에 있어서의 용장 회로 전환을 위한 검사 방법{TEST METHOD FOR SWITCHING TO REDUNDANT CIRCUIT IN SRAM PELLET}
본 발명은, 용장 셀 군(郡)을 포함하는 용장 회로를 구비한 스태틱 랜덤 억세스 메모리(이하 SRAM 장치)의 제조 공정에서, 웨이퍼상에 복수 형성된 SRAM 펠릿(이하 펠릿)에서 셀의 결함에 의한 불량품을 찾아 내고, 용장 셀로 전환하면 양품화할 가능성이 있는 결함 셀을 찾아 내는 검사 방법에 관한 것이다.
반도체 SRAM 장치의 대용량화에 따라 수율의 향상을 도모하기 위해서, 용장 회로를 탑재하는 것이 일반적으로 행해지고 있다. 이 용장 회로는 SRAM 본래의 셀과 마찬가지인 셀을 복수개 갖는 용장 셀 군을 포함하고, 본래의 셀에 결함이 있어 기능하지 않은 경우에는, 용장 셀로 전환하여, 본래 셀 만으로는 불량으로 되는 SRAM 장치를 양품화하여 구제해, 수율의 향상을 도모하는 것이다. 이러한 전환의 방법은 웨이퍼 상태에서의 펠릿에 대하여, 퓨즈의 절단이라든가, 안티 퓨즈의 접속이라든가를 실시하여 행해진다.
이와 같이, 전환을 행하기 위해서는, 웨이퍼상에 다수 완성된 펠릿을 순차 검사하여 불량의 펠릿을 찾아 내고, 그 불량으로 된 내용이 용장 셀로의 전환으로 양품화할 가능성이 있는 것이면, 결함이 있는 본래 셀(이하 셀)을 찾아낼 필요가 있다. 즉, 셀을 전환하더라도 양품화할 가능성이 없는 펠릿의 경우에, 시간을 들여 결함이 있는 셀을 찾아 내거나, 전환을 위하여 퓨즈의 절단을 행할 필요는 없다.
그래서, 종래의 용장 회로 전환을 위한 검사 방법은 예를 들면 스탠바이 상태(기입이나 판독이 행해지고 있지 않은 상태)의 회로 전류를 포함하는 각종 항목의 규격을 합격한 것에 대해 전체 셀에 대해서 순차로 데이터 「0」과 데이터「1」의 기입과 판독을 행하는 기능 검사를 행하고, 기능 불량 셀이 없으면 양품으로 하며, 기능 불량의 셀이 있으면 그것을 기록하여, 그 셀을 용장 셀로 전환하도록 하고 있다.
그런데, 스탠바이 시의 회로 전류의 규격을 보증하기 위해서, 제조 공정에서는, 전원 투입하여 기입이나 판독을 행하지 않는 상태에서의 회로 전류(이하 전원 투입 시의 회로 전류)와, 전체 셀에 데이터「0」를 기입한 후의 회로 전류(이하 0 기입 후의 회로 전류)와, 전체 셀에 데이터「1」를 기입한 후의 회로 전류(이하「1」 기입 후의 회로 전류)를 검사하고, 소정의 규격을 넘는 것을 불량으로 하고, 용장 셀로 전환하는 대상의 불량 항목으로는 하지 않는다. 왜냐하면, 상기한 바와 같은 각 회로 전류는 셀 부분의 전류와, 다른 주변 회로 부분의 전류와 합한 것으로, 특정한 셀에서의 전류가 매우 큰 것을 찾아내는 것이 간단하지 않고, 시간을 걸려 찾아 내더라도, 셀의 전환에 의해 사용하지 않게 된 셀의 전류가 작아지는 불량의 모드는 일부의 것에 한정되기 때문에, 그다지 효율이 좋다고는 생각되지 않고 있었다.
다음에, SRAM 장치의 셀의 부분의 설명을 한다. 도 1은 셀(100)의 회로도이다. 셀(l00)은 기억용 트랜지스터 Q1과 그 부하 저항 R1과의 직렬 접속을 그 접속점을 노드 N1로서 구비하고, 부하 저항 R1이 고전위측 전원 라인 VDD에 접속되고, 트랜지스터 Q1가 저전위측 전원 라인 VSS에 접속되어 있다. 마찬가지로, 기억용트랜지스터 Q2와 그 부하 저항 R2와의 직렬 접속을 그 접속점을 노드 N2로서 구비하고, 부하 저항 R2가 고전위측 전원 라인 VDD에 접속되며, 트랜지스터 Q2가 저전위측 전압 라인 VSS에 접속되어 있다. 그리고, 양 트랜지스터 Ql, Q2의 게이트는 각각 상호의 반대측 노드 N2, N1에 교차형으로 접속되어 플립플롭 회로를 구성하고 있다. 그리고, 노드 N1을 디지트선 D에 접속하는 선택 트랜지스터 Q3와, 노드 N2을 디지트선 D*에 접속하는 선택 트랜지스터 Q4를 구비하고 있다. 또한, 디지트선 D*은 디지트선 D에 대하여 H, L 반대의 전압이 주어지는 라인이고, 통상의 표시는 D의 위에 _을 기입하여 나타내는 일이 많지만 본 명세서에서는 이와 같이 표기하는 것으로 한다. 그리고, 이들 선택 트랜지스터 Q3, Q4의 게이트는 워드선 W에 공통 접속되어 있다. 또, 이들 트랜지스터 Ql, Q2, Q3, Q4은 예를 들면 모두 N 채널 MOS형 트랜지스터이다.
이러한 셀(100)이 다수의 워드선 W와 다수의 디지트 선쌍 D, D*와의 각 교점에 배치되어 SRAM 장치의 본체 셀 군을 구성한다. 그리고, 기입에 있어서는, 그 셀(100)에 연결되는 디지트선 D와 디지트선 D*의 쌍이 선택되어 예를 들면 디지트선 D에 L의 전압, 디지트선 D*에 H의 전압이 주어지고, 마찬가지로 그 셀(100)에 연결되는 워드선 W가 선택되어 H의 전압이 주어진다. 그렇게 하면 선택 트랜지스터 Q3, Q4가 ON되고, 노드 N1에 L, 노드 N2에 H의 전압이 주어진다. 그렇게 하면 기억용 트랜지스터 Q1는 ON되고, Q2는 OFF 된다. 기입 종료후 워드선 W의 전압이 L 로 되어 선택 트랜지스터 Q3, Q4가 OFF 된 후에도 노드 N1의 전압을 L, 노드 N2의 전압을 H에 유지한다. 예를 들어, 이 상태를「0」으로 정의하면 데이터「0」이 기억된다. 반대로, 노드 N1에 H, 노드 N2에 L의 전압이 주어지는 기입을 행하면, 셀(100)은 데이터「l」을 기억하고 유지한다. 그리고, 판독에 있어서는, 그 셀(100)에 연결되는 디지트선 D 또는 디지트선 D*이 선택되어 예를 들면 전압을 검지하는 회로가 접속됨과 함께, 그 셀(100)에 연결되는 워드선 W가 선택되어 H의 전압이 주어진다. 그렇게 하면 선택 트랜지스터 Q3, Q4가 ON되고, 노드 Nl 또는 노드 N2의 전압이 디지트선 D 또는 디지트선 D*에 주어진다. 그렇게 하면 노드 N1 또는 노드 N2의 전압이 검출되어, 기억된 내용이 판독된다.
그리고, 각 셀(100)에 대해 순차 상기한 바와 같이 기입과 판독을 데이터「0」과 데이터「1」의 쌍방을 행하여 기능 불량의 셀이 있으면, 그 셀을 사용하지 않고 유사한 셀(100)로 전환한다. 용장 회로 중에도 용장 셀로서 마찬가지의 셀(100)들이 복수 배치되어 있다. 예를 들어 불량의 셀과 동일 디지트선쌍 D, D*에 연결된 용장 셀이 있고, 본래는 불량 셀에 연결되는 워드선 W가 선택될 때에 그것은 선택하지 않고서, 용장 셀에 연결되는 다른 워드선을 선택하도록, 예를 들면 휴즈의 절단 등에 의해 회로 전환을 행한다. 따라서, 불량 셀은 사용하지 않는다고 하지만 전원 라인 VDD 또는 VSS에서 분리되어 있을 필요는 없다. 단, 선택 트랜지스터 Q3, Q4를 ON 시키지 않도록 할 뿐이다.
그런데, 최근 SRAM 장치는 휴대 전화기나 이동 기기에도 사용되고, 그 경우는 특히 저소비 전류의 것이 요구된다. 이러한, 소위 저전력 SRAM 장치에서는, 스탠바이 시의 회로 전류의 규격이 엄격하고, 그 때문에 수율이 저하된다. 그래서, 본 발명은 회로 전류 규격 불합격품 중에서 셀 부분에 결함이 있고, 용장 셀로 전환하면 양품화할 가능성이 있는 전류 이상(異常)의 셀을 되도록이면 간단히 찾아 내어 용장 셀로 전환하여 양품화해 수율의 향상을 도모하는 것이다.
그런데, 전원 투입 시의 회로 전류는 셀(100)의 부분에 대해서 보면, 전원은 ON 하였지만, 아직 워드선 W는 L을 유지한 상태 그대로의 회로 전류이다. 그 때, 기억용 트랜지스터 Ql, Q2이나 부하 저항 Rl, R2가 설계대로 밸런스가 취해진 상태이면 트랜지스터 Q1이 ON 하고 있는지, 트랜지스터 Q2가 ON 하고 있는지가 부정(不定)이다. 그러나, 특정한 셀(100)이 회로 전류 규격 오버로 되는 주된 요인이 될수록 큰 전류가 흐르는 것 같은 이상한 경우에는, 대부분의 경우에 밸런스가 크게 무너지고 있어, 어느 쪽의 상태를 반복하여 재현하는 것으로 생각된다. 그러면, 만일 그와 같은 셀(100)을 찾아 내고 그 셀을 사용하는 것을 중지하여 용장 셀로 전환하더라도, 그 사용하지 않는 셀은, 단지 선택 트랜지스터 Q3, Q4를 ON 시키지 않을 뿐이기 때문에, 전원 투입 시의 회로 전류의 측정 시의 상태를 항상 유지하게 되고, 이 펠릿의 회로 전류를 줄이는 작용은 없다. 따라서, 전원 투입 시의 회로 전류 규격 불합격품은 복구의 후보로는 되지 않는다.
그래서, 본 발명에서는, 전원 투입 시의 회로 전류가 규격을 만족하는 펠릿에 대하여 데이터「0」 기입 후의 전류나 데이터「1」 기입 후의 전류가 매우 큰 셀을 찾아 내어, 그 찾아낸 셀을 용장 셀로 전환함으로써 데이터 기입 후의 회로 전류 규격 불합격의 펠릿을 양품화하려고 하는 것이다.
상기한 과제를 해결하기 위해서, 본 발명은, 결함 셀을 SRAM 펠릿(pellet)에 포함된 용장 셀로 전환하기 위해서 상기 SRAM 펠릿에 있어서의 결함 셀을 찾아 내는 검사 방법에 있어서, 전원 투입후에 기입을 하기 전의 회로 전류를 검사하고, 최종 검사를 통과한 펠릿 내의 모든 셀에, 데이터 「0」과 「1」중의 한쪽의 데이터를 기입한 후의 회로 전류를 검사하며, 최종 검사를 통과하지 못한 펠릿 내에서 상기 한쪽의 데이터를 기입한 후의 전류가 큰 결함 셀을 탐사하여, 그러한 결함 셀이 발견되면 상기 발견된 셀을 전환이 필요한 셀로 설정하는 단계; 및 다른 데이터를 모든 셀에 기입한 후의 회로 전류를 검사하고, 최종 검사를 통과하지 못한 펠릿에 상기 다른 데이터를 기입한 후에 전류가 큰 결함 셀을 탐사하고, 그러한 결함 셀이 발견되면 상기 발견된 셀을 전환이 필요한 셀로 설정하는 단계를 포함하는 것을 특징으로 하는 검사 방법을 제공한다.
상기한 검사 방법에 의하면, 결함이 있는 셀을 용장 셀로 전환하는 데 셀을 전원 라인에서 분리하는 일 없이, 단순히 선택 트랜지스터를 ON 시키지 않도록 하는 것이더라도, 전원 투입 후에 기입이나 판독을 하기 전의 회로 전류가 규격 합격한 펠릿에 대하여, 데이터「0」이나 데이터「1」을 기입한 후의 전류가 큰 결함 셀을 찾아 내어, 그 셀을 전환이 필요한 셀로 간주하기 때문에, 전환이 행해진 후에는 선택 트랜지스터가 ON되지 않음으로써, 전원 투입 후에 기입이나 판독을 하기 전의 상태(매우 큰 전류가 없는 상태)를 유지한다.
그런데, 전원 투입 후, 기입이나 판독을 하지 않은 상태에서의 전류가 정상이고, 기입 후의 전류가 커지는 것 같은 셀의 결함 모드의 예를 설명한다. 예를 들면 도 2에 도시하는 결함 셀(200)과 같이, 부하 저항 R1가 매우 작은 저항치로 이루어져 있든지, 고전위측 전원 라인 VDD에서 노드 N1로 향하는 누설 전류 경로가 이루어져 있든지에 의해, 실질적으로 작은 저항치로 되어 있는 경우에는, 전원이투입되었을 때에 노드 N1의 전압 상승이 노드 N2의 전압 상승에 선행한다. 그 때문에, 기억용 트랜지스터 Q1는 OFF하고, 기억용 트랜지스터 Q2는 ON 한 상태(데이터「1」를 기입한 상태)에서 상승한다. 그리고, 기억용 트랜지스터 Q1가 OFF 하고 있기 때문에, 부하 저항 R1의 이상은 회로 전류에 나타나지 않는다. 데이터「0」를 기입하면, 기억용 트랜지스터 Q1가 ON 하고(기억용 트랜지스터 Q2는 OFF 하고), 부하 저항 R1이 실질적으로 작기 때문에 매우 큰 회로 전류가 흐른다.
또한, 도 3에 도시하는 결함 셀(300)과 같이, 노드 N1으로부터 저전위측 전원 라인 Vss를 향한 누설 전류 경로가 있으면, 전원이 투입되었을 때에 노드 N1의 전압 상승이 노드 N2의 전압 상승 뒤로 지연된다. 그 때문에, 기억용 트랜지스터 Q1은 ON되고, 기억용 트랜지스터 Q2는 OFF 된 상태(데이터 「0」를 기입한 상태)에서 상승한다. 그리고, 기억용 트랜지스터 Q1이 ON 되어 있고, 부하 저항 R1은 정상이기 때문에, 노드 N1에서 저전위측 전원 라인 Vss을 향한 누설 전류 경로의 영향은 회로 전류에 나타나지 않는다. 데이터「1」를 기입하면, 기억용 트랜지스터 Q1가 OFF (기억용 트랜지스터 Q2는 ON)되하고, 본래 전류가 흐르지 않는 부하 저항 R1에 누설 전류가 흐른다.
도 l은 SRAM 장치의 셀을 도시한 회로도,
도 2는 전원 투입 후의 전류는 정상이고, 데이터「0」를 기입하면 전류가 크게 되는 셀을 나타내는 회로도.
도 3은 전원 투입 후의 전류는 정상이고, 데이터 「1」을 기입하면 전류가 크게 되는 셀을 나타내는 회로도.
도 4는 본 발명의 일실시예의 검사 방법을 나타내는 플로우챠트.
도 5는 그 중에 포함되고 결함 셀을 발견해내는 공정(탐사의 방법)을 나타내는 플로우챠트.
<도면의 주요 부분에 대한 부호의 설명>
100 : 셀
Q1, Q2 : 기억용 트랜지스터
Q3, Q4 : 선택 트랜지스터
R1, R2 : 부하 저항
200, 300 : 결함 셀
SRAM의 셀은 통상, 부하 소자와 기억용 트랜지스터와의 직렬 접속 회로를 1쌍 가지고서 플립플롭 회로를 구성하고 있다. 부하 소자는 도 1에 예시한 바와 같이 저항인 경우도 있고, 기억용 트랜지스터에 대하여 상보적인 트랜지스터로 되는 경우도 있지만, 본 발명의 검사 방법은 어느 것에 대하여도 적용할 수 있다.
그리고, 대용량을 갖는 SRAM은 통상 셀에 결함이 있는 경우에 전환하여 양품화하기 위해서 용장 셀군을 구비한다. 그리고, 웨이퍼상에 다수의 펠릿이 완성된 단계에서 각 펠릿을 검사하여, 불량의 원인이 결함 셀에 의한 것임을 확인할 수 있고, 더구나 용장 셀로 전환하면 양품화할 가능성이 있는 경우에 전환 단계를 행한다. 본 발명의 검사 방법은 그 때에 사용되는 것이다. 특히, 본 검사 방법은 결함이 있는 셀을 용장 셀로 전환하는 방식이, 결함 셀을 전원 라인으로부터 물리적으로 분리하는 일없이, 선택 트랜지스터를 항상 OFF 시키도록 하는 것인 경우에 적합하다.
그리고, 본 발명의 검사방법은, 종래 일반에 행해지고 있는 전체 셀에 대해서 기입이나 판독의 기능 검사를 행하여, 다른 규격에 대하여는 합격하는 펠릿임에도 불구하고 기능 불량의 셀이 발견되면 용장 셀로 전환하도록 한다. 또한, 스탠바이 시의 회로 전류 규격 불합격품 중에서, 셀의 결함에 기인하고, 더구나, 용장 셀로 전환하면 양품이 될 가능성이 있는 모드의 결함 셀을 찾아 내고, 용장 셀로 전환하여 양품화해 수율을 올리고자 하는 것이다.
상술된 바와 같이, 결함 셀을 용장 셀로 전환하는 방식이, 결함 셀을 전원 라인에서 분리하는 일없이, 선택 트랜지스터를 ON 시키지 않도록 하여 분리하는 방식에서는, 전원 투입 후에 기입이나 판독을 하기 전의 회로 전류가 큰 불량의 펠릿은, 예를 들면 그 불량이 셀의 결함에 기인하여도, 셀의 전환으로서는 복구할 수 없다. 그래서, 이 항목의 검사의 합격품에 대하여, 예를 들면 데이터「0」를 모든 셀에 기입한 후의 회로 전류를 검사하여, 규격 불합격으로 되면 명백히 셀의 결함에 기인하고, 결함 셀을 탐사하여 찾아 내어, 용장 셀로 전환하면 양품화할 가능성이 높다. 마찬가지로, 데이터「l」을 모든 셀에 기입한 후의 회로 전류를 검사하여, 규격 불합격으로 되면 명백히 셀의 결함에 기인하고, 결함 셀을 탐사하여 찾아 내어, 용장 셀로 전환하면 양품화할 가능성이 높다.
그래서, 본 발명의 검사 방법에서는, 우선, 셀의 전환의 대상으로 하지 않은 각종 검사 항목을 검사함과 함께 스탠바이 시의 회로 전류 내의 전원 투입 시의 회로 전류를 검사하여, 그 합격품만을 대상으로, 「0」이나 「1」의 동일 데이터를 모든 셀에 기입한 뒤의 회로 전류를, 「0」 및「1」 쌍방에 대해서 검사하여, 규격 불합격으로 되면 그것에 대응하여, 데이터「0」또는 데이터「1」를 기입한 상태에서 전류가 큰 셀을 탐사한다. 발견되면 그들 셀을 전환이 필요한 셀로 한다. 물론, 전원 투입 시의 회로 전류를 포함하는, 셀의 전환의 대상으로 하지 않은 각종 검사 항목의 합격품에 대하여 전체 셀(데이터「0」를 기입한 경우에 전류가 크고, 전환이 필요한 셀로 한 것이나, 데이터「1」를 기입한 경우에 전류가 크고, 전환이 필요한 셀로 한 것은 제외하여도 좋다)에 대해서 데이터「0」과 데이터「1」의 기입 및 판독의 기능을 검사하고, 기능하지 않는 셀이 발견되면 그 셀을 전환이 필요한 셀로 하는 것은 종래와 마찬가지이다.
전원 투입시에는 전류가 정상임에도 불구하고, 「0」이나, 「1」의 데이터를 기입한 후의 전류가 매우 큰 셀을 찾아 내기 위한 탐사 방법으로서는, 모든 셀을 1개씩 순차 확인하는 것이 확실하다. 예를 들면, 전원 투입 시의 회로 전류가 정상임에도 불구하고, 전체 셀에 데이터「0」를 기입한 후의 회로 전류가 크고 규격 불합격으로 된 펠릿에 대하여는, 일단 전원을 절단하고, 그 후 전원을 재투입하여,전체 셀을 전원 투입 시의 상태로 한다. 다음에, 순차 전체 셀에 대하여, 1개씩 데이터「0」를 기입하고서는 회로 전류를 측정하여, 이전의 상태(최초의 l 개째는, 전원 투입 시의 회로 전류)와 비교하여 매우 큰 전류(규정치를 넘어서 크다)로 된 셀을 찾아 내어, 전환이 필요한 셀로 한다. 마찬가지로 데이터「1」를 기입한 경우도 탐사할 수 있다.
상기한 바와 같이 전체 셀에 관해서, 1개마다 탐사하는 방법은 확실하다는 것과 같이, 탐사의 프로그램도 비교적 단순하지만, 탐사에 시간이 걸리는 결점이 있다. 왜냐하면, 데이터의 기입은 매우 단시간에서 행할 수 있지만 데이터의 기입 후 회로 전류가 안정되기 위해서는 시간을 요하며 재현성 좋게 측정하기 위해서 요하는 기입 종료 후부터 회로 전류 측정 완료까지의 시간은 전체 셀에 순차 기입하는 데 요하는 시간보다 길게 된다. 따라서, 회로 전류의 측정 횟수가 셀 수와 대략 같은 횟수 만큼 필요하기 때문에 상기한 방법은 시간이 걸린다.
그래서, 통상은 전체 셀 수와 비교하여 결함 셀의 수는 매우 소수이기 때문에, 예를 들면, 우선 전체 셀을 2분하여 한쪽의 군에 결함 셀이 포함되어 있는지를 확인하고, 다음에 다른 쪽의 군에 결함 셀이 포함되어 있는지를 확인하여, 포함되어 있지 않은 군은 이후의 탐사의 대상외로 한다. 그리고 포함되어 있는 군에 대해 마찬가지의 방법으로 탐사 대상외의 셀군을 찾아 내는 것을 반복하여 마지막으로 결함 셀을 찾아 내는 방법이 빠르다. 구체적으로는, 예를 들면, 데이터「0」를 기입하면 전류가 커지는 셀을 찾아 내는 경우에는, 우선 전원을 일단 절단하고 재차 전원을 투입하여 전체 셀을 기입도 판독도 하고 있지 않은 상태로 한다. 다음에 한쪽의 셀 군 모두에 데이터「0」를 기입하여 회로 전류를 측정한다. 전류가 크게 되면, 그외에 결함 셀이 포함되어 있기 때문에, 이후의 탐사 대상으로 한다. 전류가 크지 않으면 그 외에 결함 셀이 포함되어 있지 않기 때문에, 이후의 탐사 대상에서 제외한다. 다음에 마찬가지로 전원의 재상승을 행하여, 다른 쪽의 셀 군 모두에 데이터「0」를 기입하여 회로 전류를 측정하여, 결함 셀이 포함되고 있는지의 여부를 확인한다. 이후 결함 셀이 포함되어 있는 셀 군에 대해서 마찬가지의 수순으로 반복하여 행하는 방법이다. 즉, 이 방법은 결함 셀이 포함되어 있지 않으면 확인할 수 있던 셀 군을 이후의 탐사로부터 제외하면서 반복하는 방법이다. 그 밖의 방법도 포함시켜, 결함 셀의 발생 갯수의 분포나 용장 셀의 수 등에 따라서 적당한 방법을 선택하면 좋다.
본 발명의 일실시예를 도면을 참조하여 설명한다. 도 4는, 그 검사 방법을 설명하는 플로우차트이다. 웨이퍼상에 다수 완성된 펠릿 모두에 대해 도 4에 도시한 바와 같은 수순으로 검사를 행한다. 이 펠릿은 본래의 셀 군 외에 용장 셀 군을 구비하고, 본래 셀에 결함이 있는 경우에 용장 셀로 전환 가능하다. 전환은, 예를 들면 미리 구비한 퓨즈를 절단하여, 본래라면 본래의 결함 셀이 선택되어 액세스되어야 할 시에, 거기가 선택되지 않고서 용장 셀의 하나가 선택되도록 전환하는 것이다. 따라서, 결함 셀이 전원 라인으로부터 분리되는 것이 아니다.
(1) 우선, 「셀 전환 대상외의 항목의 검사」(20)를 행한다. 이들의 검사 항목의 불량은 셀의 전환에 의해 복구하여 양품화할 수 없는(또는, 할 수가 거의 없는) 항목이다. 그리고 이들 검사 항목 중에는「전원 투입 시의 회로 전류」가포함된다. 이것은 아직 기입을 행하지 않은 상태에서의 회로 전류를 측정하는 것으로, 지나치게 큰 것을 규격외로 한다. 그리고, 이 값은 기록되어, 후의 결함 셀의 탐사에 이용한다. 그리고, 이들 각 항목의 규격외품은 불량으로 하여, 이후의 검사는 행하지 않는다.
(2) 상기「셀 전환 대상외의 항목의 검사」(S20)의 전 항목에 합격한 펠릿에 대해, 「전 셀에「0」를 기입 후의 회로 전류의 검사」(S30)를 행한다. 통상 이 규격치는「전원 투입시의 회로 전류」와 동일 규격을 적용한다. 이 검사는 전체 셀에 순차 데이터「0」를 기입하고, 그 후 회로 전류를 측정하는 것이다. 규격치를 벗어나는 것의 셀 군에는 데이터「0」를 기입하면 큰 전류가 흐르는 것 같은 결함 셀이 포함되어 있다.
(3) 그래서, 「전체 셀에「0」를 기입 후의 회로 전류의 검사」(S30)에서 규격외로 된 것에 대해, 「「0」를 기입 후 전류가 큰 셀의 탐사」(S40)를 행한다. 이 검사는 데이터「0」를 기입하면 전류가 커지는 셀을 찾아 내어 기록하는 것이다. 이 실시예에 있어서의 구체적인 방법에 대해서는 후술한다.
단, 펠릿이 구비하는 용장 셀의 수에는 제한이 있기 때문에, 그것을 넘어 다수의 결함 셀이 있으면 전환 불능이다. 그래서, 한도를 넘어 결함 셀을 찾아 낸 경우에는 미탐사의 l 셀이 남아 있더라도 탐사를 중단하고, 그 펠릿은 불량으로 하여 이후의 검사는 행하지 않는다.
(4) 「전체 셀에「0」를 기입 후의 회로 전류의 검사」(S30)를 합격한 경우 또는 그 검사에서 규격외로 되어, 데이터「0」를 기입하면 전류가 커지는 셀을 찾아 내는 탐사가 종료하여 결함 셀이 기록되면, 다음에「전체 셀에「1」를 기입 후의 회로 전류의 검사」(S50)를 행한다. 통상 이 규격치도 「전원 투입 시의 회로 전류」와 동일 규격치를 적용한다. 이 검사는「전체 셀에「0」를 기입 후의 회로 전류의 검사」(S30)와 마찬가지로 행하는 것이다. 그리고, 규격외로 된 것에 대하여, 「「1」를 기입 후 전류가 큰 셀의 탐사」(S60)를 행하는 것도 마찬가지이다. 또한, 결함 셀이 지나치게 많은 경우에 탐사를 중단하여 불량으로 하는 것도 마찬가지이다.
(5) 「전체 셀에「1」를 기입 후의 회로 전류의 검사」(S50)를 합격한 경우 또는 그 검사에서 규격외로 되어, 데이터「1」를 기입하면 전류가 커지는 셀을 찾아 내는 탐사가 종료하여 결함 셀이 기록되면, 다음에, 「전체 셀의 기능 검사」(S70)를 행한다. 이 검사는 각 셀에 대해 데이터「0」를 기입한 후에 데이터 「0」을 판독시킬지(기억해둘지)와 데이터「1」를 기입한 후에 데이터「1」을 판독시킬지를 검사하여, 기억 기능이 없는 셀을 결함 셀로서 기록하는 것이다.
상기한 각 검사 항목 모두에 합격(「전체 셀의 기능 검사」(S70)인 경우에는 기능하지 않는 셀이 없음)한 펠릿은 양품이고, 셀의 전환이 불필요한 것으로 된다. 그리고, 「「0」를 기입 후 전류가 큰 셀의 탐사」(S40)나「「1」를 기입 후 전류가 큰 셀의 탐사」(S60)나「전체 셀의 기능 검사」(S70)에서 결함 셀이 확인된 펠릿은 셀 전환이 필요한 것으로 되어, 찾아 낸 결함 셀은 전환이 필요한 셀로서 어드레스가 기록되어 있다. 그리고, 웨이퍼상의 전체 펠릿이 마찬가지로 검사된 후, 이 데이터는 웨이퍼와 함께 회로 전환 공정에 보내져 셀의 전환 공사가 행하여진다.
상기 실시예의 검사 방법에 따르면, 전체 셀에 데이터「0」를 기입한 후의 회로 전류의 검사를 먼저 행하고, 그 후 전체 셀에 데이터「1」를 기입한 후의 회로 전류의 검사를 행하여, 마지막으로 셀의 기능 검사를 행하였지만, 이 3개의 검사 항목에 대해 순서는 어느 것이라도 좋다. 탐사를 중단하여 펠릿을 불량으로 하는 만큼 결함 셀이 많이 발견되는 빈도가 높은 항목을 먼저 행하여 검사의 효율을 올릴 수 있다.
다음에, 이 실시예에 있어서의「0」또는「1」의 데이터를 기입한 후의 전류가 큰 결함 셀을 찾아 내는 탐사 방법을 설명한다. 데이터「0」의 경우와 데이터「1」의 경우는 거의 동일 방식이기 때문에, 데이터「0」를 기입하는 경우를 대표로서 설명한다. 먼저, 「발명의 실시의 형태」의 란에서, 두개의 탐사 방법에 대해 언급하였지만, 이 실시예 방법은 그들과는 달리, 최초에 1개째의 결함 셀을 되도록이면 적은 회로 전류 측정의 횟수로 찾아 내고, 그 다음에, 그 외에 결함 셀이 있는지 어떤지를 확인한다. 그 외에 없으면 그것으로 탐사를 끝낸다. 따로 있는 경우에는 찾아 낸 결함 셀을 제외한 나머지 전체 셀에 대하여 전회와 마찬가지의 수순으로 2개째의 결함 셀을 찾아 내어, 이후 동일의 것을 반복한다. 이 방법은 결함 셀이 단지 1개인 케이스가 많은 경우에는 짧은 시간에 처리할 수 있고, 검사 프로그램도 비교적 간단하지만, 결함 셀이 많은 경우에는 오히려 비능률이다.
도 5는 이 실시예에 있어서의 「0」를 기입 후 전류가 큰 셀을 탐사하는 방법을 나타내는 플로우차트이다. 도면에 도시한 바와 같이,
(1) 전체 셀에 데이터「0」를 기입한 후의 회로 전류가 규격을 벗어나는 펠릿이 발견된 경우(S401)에는, 우선, 전체 셀을 대상 셀 군으로서 취급하고(S402), 대상 셀 군을 대략 2등분하여, 전원을 일단 OFF 한 후에 재투입하고 한쪽의 셀 군의 모두에 데이터「0」를 기입하고, 회로 전류를 측정하여, 미리 기억하고 있는 전원 투입 후의 회로 전류와 비교한다(S403). 그렇게 하여, 전류가 기준치를 초과하는 경우에는(S404), 이들의 셀 군의 안에 결함 셀이 모여있는 것으로 판단할 수 있고, 그 결함 셀을 찾아 내야 할, 이들의 셀 군을 다음의 대상 셀 군으로 하여(S406) 마찬가지의 처리를 반복하여 줄여 간다.
그런데, 대상 셀 군의 한쪽에 기입을 행하여 측정한 회로 전류가 크지 않은 경우(S404)에는, 다른 쪽의 셀 군에 결함 셀이 모여 있는 것으로 간주하고, 이들을 다음의 대상 셀 군으로 한다.
범위의 축소가 진행하여, 기입한 셀이 1개이고, 회로 전류가 큰 경우(S405)는 즉시 그것이 결함 셀이라고 확정할 수 있다(S410). 그런데, 다른 쪽에 존재하는 것으로 생각되는 상황(회로 전류가 크지 않음)에서 다른 쪽의 셀이 1개로 범위가 줄여진 경우(S407)는, 전류 재상승의 후, 그 셀만 기입을 행하여 회로 전류의 측정을 행하고(S408), 큰 것을 확인하여(S409) 결함 셀로서 확정한다(S410)
1개로 범위가 줄여진 셀에만 기입을 행하여 회로 전류의 측정을 행했을 때에 크지 않은 일이 발생할 수 있다(S409). 예를 들어 펠릿에 특별히 전류가 큰 셀은 존재하지 않고, 이상으로 할 정도도 아닌 약간 전류가 큰 셀이 다수 있고, 전체로서 회로 전류 규격에 벗어나는 경우이다. 이러한 경우에는 이 탐사 프로그램으로서는 탐사 불능이기 때문에 탐사를 중단하여, 이 펠릿을 불량으로 한다. 이러한 펠릿의 경우 판정의 기준치를 엄격히 하여 찾아 내도록 하는 것도 생각되지만, 결함 셀로서 다수의 셀을 찾아 내어도 준비한 용장 셀을 넘으면 전환은 불능이다.
이와 같이 하여, 결함 셀을 우선 1개 확정하였으면, 전원 재상승 후, 결함 셀로 확정한 셀을 제외하고 전체 셀에 기입을 행하여, 회로 전류를 측정하고(S411), 그 외에 결함 셀이 있는지 어떤지를 확인한다(S412). 회로 전류가 크지 않고, 결함 셀이 따로 없는 것으로 판정하면 탐사를 종료한다.
회로 전류가 크고, 결함 셀이 따로 있는 것으로 판정하면, 다시 전체 셀을 대상 셀 군으로 하여 상기와 마찬가지의 탐사를 반복한다. 단, 2회째 이후의 탐사에서 대상 셀 군을 2분하여 한쪽의 셀 군에 기입을 행할(S403) 때에, 이미 확정되어 있는 결함 셀에는 기입은 행하지 않는다.
상기한 바와 같이, 복수의 결함 셀을 갖는 펠릿의 경우에는, 탐사를 반복하여 순차 확정해 가지만, 너무나도 다수의 결함 셀이 있으면, 미리, 구비하고 있는 용장 셀의 수를 넘어서는 전환을 할 수 없다. 그래서, 확정한 셀의 수라든가, 이들의 어드레스라든가가 전환 가능한 한도에 달하고 있지 않으면 반복의 탐사에 되돌아가, 한도에 달하고 있으면 탐사를 중단하여 그 펠릿은 불량으로 한다(S413).
상기한 설명은 데이터「0」를 기입한 상태에서 전류가 큰 결함 셀을 탐사하는 방법에 대해 설명하였지만, 데이터「1」를 기입한 상태에서 전류가 큰 결함 셀을 탐사하는 방법도 기입하는 데이터가 다를 뿐이고, 마찬가지이기 때문에 설명을 생략한다,
이 실시예의 결함 셀의 탐사 방법에 의하면, 결함 셀이 단지 1개인 케이스가많으면, 탐사의 시간이 적게 되는 이점이 있다. 그리고, 탐사의 프로그램도 비교적 단순하다.
그러나, 결함 셀의 수가 많아지면, 손실이 많기 때문에, 2개째 이후의 결함 셀을 찾아 낼 때의 대상 셀 군을 상기한 바와 같이 전체 셀로 하지 않고, 이전의 탐사에 있어서 결함 셀을 포함하지 않는 것으로 확인할 수 있던 셀 군(도 5의 S404에 있어서, '아니오'로 된 셀 군)을 제외한 나머지 셀로 하도록 변경하면, 프로그램은 복잡화하지만, 효율은 좋게 된다.
상기 실시예의 검사 방법에 의하면, 종래 용장 셀로의 전환에 의한 복구의 대상으로 하지 않고, 불량품으로서 버리고 있는 스탠바이 시의 전류 규격 불합격품의 일부를 구제하여 수리하기 때문에 수율이 향상한다.
이상의 설명과 같이, 본 발명의 검사 방법에 따르면, SRAM 장치의 제조 공정에서, 스탠바이 시의 회로 전류의 규격 불합격품 중에서 셀의 결함에 기인하고, 게다가 용장 셀로 전환하면 복구할 수 있는 가능성이 있는 결함 셀을 비교적 용이하게 찾아 내어 복구하기 때문에, 수율이 향상한다.

Claims (4)

  1. 결함 셀을 SRAM 펠릿(pellet)에 포함된 용장 셀로 전환하기 위해서 상기 SRAM 펠릿에 있어서의 결함 셀을 찾아 내는 검사 방법에 있어서,
    전원 투입후에 기입을 하기 전의 회로 전류를 검사하고, 최종 검사를 통과한 펠릿 내의 모든 셀에, 데이터 「0」과 「1」중의 한쪽의 데이터를 기입한 후의 회로 전류를 검사하며, 최종 검사를 통과하지 못한 펠릿 내에서 상기 한쪽의 데이터를 기입한 후의 전류가 큰 결함 셀을 탐사하여, 그러한 결함 셀이 발견되면 상기 발견된 셀을 전환이 필요한 셀로 설정하는 단계; 및
    다른 데이터를 모든 셀에 기입한 후의 회로 전류를 검사하고, 최종 검사를 통과하지 못한 펠릿 내에서 상기 다른 데이터를 기입한 후의 전류가 큰 결함 셀을 탐사하고, 그러한 결함 셀이 발견되면 상기 발견된 셀을 전환이 필요한 셀로 설정하는 단계
    를 포함하는 SRAM 펠릿에 있어서 용장 회로로 전환하기 위한 검사 방법.
  2. 결함 셀을 SRAM 펠릿에 포함된 용장 셀로 전환하기 위해서 상기 SRAM 펠릿에 있어서의 결함 셀을 찾아 내는 검사 방법에 있어서,
    전원 투입 후에 기입을 하기 전의 회로 전류를 포함하는, 셀의 전환을 대상으로 하지 않는 각종 검사 항목을 검사하는 제1 검사 단계;
    상기 제1 검사 단계를 통과한 펠릿 내의 모든 셀에, 데이터 「0」과「1」중의 한쪽의 데이터를 기입한 후의 회로 전류를 검사하는 제2 검사 단계;
    상기 제2 검사 단계를 통과하지 못한 펠릿 내에서, 상기 한쪽의 데이터를 기입한 후의 전류가 큰 결함 셀을 탐사하여, 그러한 결함 셀이 발견되면 상기 발견된 셀을 전환이 필요한 셀로 설정하는 제3 검사 단계;
    상기 제1 검사 단계를 통과한 모든 셀에, 다른 쪽의 데이터를 기입한 후의 회로 전류를 검사하는 제4 검사 단계;
    상기 제4 검사 단계를 통과하지 못한 펠릿 내에서, 상기 다른 쪽의 데이터를 기입한 후의 전류가 큰 결함 셀을 탐사하여, 그러한 결함 셀이 발견되면 상기 발견된 셀을 전환이 필요한 셀로 설정하는 제5 검사 단계; 및
    상기 제l 검사 단계를 통과한 펠릿 내의 모든 셀(상기 제3 검사 단계 또는 상기 제5 검사 단계에서 발견된 전환이 필요한 셀은 제외하여도 좋음)에 대해 데이터「0」과 데이터「1」의 기입 및 판독의 기능을 검사하여, 기능하지 않는 셀이 발견되면 상기 기능하지 않는 셀을 전환이 필요한 셀로 설정하는 제6 검사 단계
    를 포함하는 SRAM 펠릿에 있어서 용장 회로로 전환하기 위한 검사 방법.
  3. 제1항에 있어서,
    상기 한쪽의 데이터를 기입한 후의 전류가 큰 결함 셀을 탐사하는 방법 또는 상기 다른 쪽의 데이터를 기입한 후의 전류가 큰 결함 셀을 탐사하는 방법은, 탐사 대상 셀 군을 2개로 분류하는 서브 단계, 한쪽의 군에 데이터를 기입하여 회로 전류를 측정하는 서브 단계, 상기 측정의 결과에 의해 결함 셀이 포함되어 있는 것으로 추정할 수 있으면 다음의 탐사 대상 셀 군을 상기 한쪽의 군으로 설정하고, 상기 측정의 결과에 의해 결함 셀이 포함되어 있지 않는 것으로 추정할 수 있으면 다음의 탐사 대상 셀 군을 다른 쪽의 군으로 설정하는 서브 단계, 및 상기 단계들을 반복하여 범위를 줄여 결함 셀을 확정하는 서브 단계를 포함하는 것을 특징으로 하는 SRAM 펠릿에 있어서 용장 회로로 전환하기 위한 검사 방법.
  4. 제2항에 있어서,
    상기 한쪽의 데이터를 기입한 후의 전류가 큰 결함 셀을 탐사하는 방법 또는 상기 다른 쪽의 데이터를 기입한 후의 전류가 큰 결함 셀을 탐사하는 방법은, 탐사 대상 셀 군을 2개로 분류하는 서브 단계, 한쪽의 군에 데이터를 기입하여 회로 전류를 측정하는 서브 단계, 상기 측정의 결과에 의해 결함 셀이 포함되어 있는 것으로 추정할 수 있으면 다음의 탐사 대상 셀 군을 상기 한쪽의 군으로 설정하고, 상기 측정의 결과에 의해 결함 셀이 포함되어 있지 않는 것으로 추정할 수 있으면 다음의 탐사 대상 셀 군을 다른 쪽의 군으로 설정하는 서브 단계, 및 상기 단계들을 반복하여 범위를 줄여 결함 셀을 확정하는 서브 단계를 포함하는 것을 특징으로 하는 SRAM 펠릿에 있어서 용장 회로로 전환하기 위한 검사 방법.
KR10-2001-0016186A 2000-03-29 2001-03-28 Ｓｒａｍ 펠릿에 있어서의 용장 회로 전환을 위한 검사 방법 KR100393148B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-095250 2000-03-29
JP2000095250A JP2001283598A (ja) 2000-03-29 2000-03-29 Ｓｒａｍペレットにおける冗長回路切り替えのための検査方法

Publications (2)

Publication Number Publication Date
KR20010093738A KR20010093738A (ko) 2001-10-29
KR100393148B1 true KR100393148B1 (ko) 2003-07-31

Family

ID=18610176

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0016186A KR100393148B1 (ko) 2000-03-29 2001-03-28 Ｓｒａｍ 펠릿에 있어서의 용장 회로 전환을 위한 검사 방법

Country Status (3)

Country Link
US (1) US20020010884A1 (ko)
JP (1) JP2001283598A (ko)
KR (1) KR100393148B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006078289A (ja) * 2004-09-08 2006-03-23 Fujitsu Ltd 半導体記憶装置及びその試験方法
JP4425301B2 (ja) * 2007-09-28 2010-03-03 Ｏｋｉセミコンダクタ株式会社 半導体検査装置及び半導体検査方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304266A (ja) * 1991-12-31 1993-11-16 Intel Corp スタティックランダムアクセスメモリアレイを試験する方法及び装置
JPH07312097A (ja) * 1994-05-17 1995-11-28 Sony Corp Ｓｒａｍ及びその試験方法
KR960008834A (ko) * 1994-08-01 1996-03-22 가나이 쓰토무 반도체 기억장치
JPH08138399A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体装置
KR980010774A (ko) * 1996-07-05 1998-04-30 모리시다 요이치 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01166391A (ja) * 1987-12-23 1989-06-30 Toshiba Corp スタティック型ランダムアクセスメモリ
JP3307473B2 (ja) * 1992-09-09 2002-07-24 ソニー エレクトロニクス インコーポレイテッド 半導体メモリの試験回路
TW260788B (ko) * 1993-09-01 1995-10-21 Philips Electronics Nv
TW442886B (en) * 1998-01-15 2001-06-23 Winbond Electronics Corp Method for testing sub-threshold leakage of pull-down transistor in SRAM
TW389908B (en) * 1998-01-16 2000-05-11 Winbond Electronics Corp Patching method capable of reducing the additional leakage current caused by manufacturing defects

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304266A (ja) * 1991-12-31 1993-11-16 Intel Corp スタティックランダムアクセスメモリアレイを試験する方法及び装置
JPH07312097A (ja) * 1994-05-17 1995-11-28 Sony Corp Ｓｒａｍ及びその試験方法
KR960008834A (ko) * 1994-08-01 1996-03-22 가나이 쓰토무 반도체 기억장치
JPH08138399A (ja) * 1994-11-07 1996-05-31 Hitachi Ltd 半導体装置
KR980010774A (ko) * 1996-07-05 1998-04-30 모리시다 요이치 반도체 회로 시스템, 반도체 집적회로의 검사방법 및 그 검사계열의 생성방법

Also Published As

Publication number Publication date
KR20010093738A (ko) 2001-10-29
US20020010884A1 (en) 2002-01-24
JP2001283598A (ja) 2001-10-12

Similar Documents

Publication Publication Date Title
KR100489979B1 (ko) 테스트 데이타를 이용한 메모리 리페어 타임 최적화 시스템
US7836362B2 (en) Circuits and methods for repairing defects in memory devices
US20040042293A1 (en) Semiconductor memory and method of testing the same
CN108511029B (zh) 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
KR900008191B1 (ko) 대치 용장회로를 가진 반도체집적회로
US5757816A (en) IDDQ testing of integrated circuits
KR20050008829A (ko) 메모리의 소프트 결함 검출 방법 및 장치
EP0070823A1 (en) Semiconductor memory redundant element identification circuit
US6731561B2 (en) Semiconductor memory and method of testing semiconductor memory
KR100393148B1 (ko) Ｓｒａｍ 펠릿에 있어서의 용장 회로 전환을 위한 검사 방법
JP2019096371A (ja) Ｓｒａｍ装置のための冗長回路、ｓｒａｍ装置、及び半導体装置
KR20010030543A (ko) 리던던트 메모리 셀 유닛을 포함하는 집적 다이내믹반도체 메모리 및 자기 복구 방법
JPH05288798A (ja) 半導体集積回路およびそのテスト方法
US6809982B2 (en) Defective cell remedy method capable of automatically cutting capacitor fuses within the fabrication process
US11335427B1 (en) Memory test circuit
JP2020013627A (ja) 半導体メモリのテスト方法
US7495472B2 (en) Circuits/methods for electrically isolating fuses in integrated circuits
CN110827878B (zh) 存储器装置
CN114388048A (zh) 修复电路和存储器
JP2930037B2 (ja) 半導体メモリ及びそのテスト方法
CN111415696B (zh) 一种对一次可编程存储器芯片进行筛选的方法
Liu et al. SRAM test using on-chip dynamic power supply current sensor
KR100506667B1 (ko) 반도체 집적회로
JP2685435B2 (ja) 半導体メモリ装置の欠陥救済方法
KR20050030328A (ko) 반도체 메모리 장치의 메모리 셀 사이의 브리지 불량 검출방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee