KR930001242A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR930001242A
KR930001242A KR1019920011318A KR920011318A KR930001242A KR 930001242 A KR930001242 A KR 930001242A KR 1019920011318 A KR1019920011318 A KR 1019920011318A KR 920011318 A KR920011318 A KR 920011318A KR 930001242 A KR930001242 A KR 930001242A
Authority
KR
South Korea
Prior art keywords
address
memory device
comparison
row
redundant memory
Prior art date
Application number
KR1019920011318A
Other languages
English (en)
Other versions
KR960000680B1 (ko
Inventor
아끼라 쯔지모또
Original Assignee
세끼모또 다다히로
니뽄 덴끼 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세끼모또 다다히로, 니뽄 덴끼 가부시끼 가이샤 filed Critical 세끼모또 다다히로
Publication of KR930001242A publication Critical patent/KR930001242A/ko
Application granted granted Critical
Publication of KR960000680B1 publication Critical patent/KR960000680B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/83—Masking faults in memories by using spares or by reconfiguring using programmable devices with reduced power consumption

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Dram (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1의 실시예의 회로도.
제2도는 본 실시예의 한 동작 모드에서의 각부의 신호 파형도.
제3도는 본 실시예의 또한 동작 모드에서의 각부의 신호 파형도.

Claims (5)

  1. 행 방향으로 서로 평행 배치된 다수의 워드선과 열 방향으로 서로 평행 배치된 다수의 비트선과 이들 워드선 및 비트선의 교점에 각각 배치된 다수의 메모리 셀을 포함하는 통상의 메모리 셀 어레이와 입력 어드레스 코오드에 응답해서 상기 워드선의 1개 및 상기 비트선에 1개를 각각 선택하는 행 디코오더 및 열 디코오더와 상기 비트선에 각각 접속된 다수의 센스 앰프/비트 드라이버와 상기 다수의 메모리 셀중 기능에 불충분한 결함 셀을 그 결함 셀이 속하는 행 또는 열로 치환할 수 있게 상기 통상의 메모리 셀의 제어와 인접해서 행 단위로 또는 예비 열과, 검사 공정에서 검출된 상기 결함 셀의 어드레스를 격낙함과 더불어 상기 입력 어드레스 코오드 워드와 그 격납된 결함 셀의 어드레스와의 일치에 응답해서 상기 예비 행 또는 에비 열의 하나를 선택적으로 활성화하는 비교 선택 수단과 이 비교 선택 수단에 1대1로 대응해서 배치되며 대응의 비교 선택 수단에 구동 퍼러스를 공급하는 수단을 포함하는 모노리식 반도체 용장 메모리 장치에 있어서, 상기 결함 셀의 어드레스의 격납을 요하지 않는 잉여의 상기 비교 검출 수단에 대해선 대응의 상기 구동 펄스 공급 수단으로서의 동작 전원 전압 공급을 금지할 수 있게 상기 구동 펄스 공급 수단의 각각이 동작 전원 전압 공급 금지 수단을 포함하는 것을 특징으로 하는 용장 메모리 장치.
  2. 제1항에 있어서, 검사 공정에 있어서 상기 용장 메모리의 어드레스의 상기 비교 선택 수단으로의 격납, 상기 잉여의 비교 검출 회로의 특정, 및 특정된 상기 비교 검출 회로 대응의 상기 동작 전원 전압 공급 금지 수단의 동작 설정을 행하는 용장 메모리 장치.
  3. 제2항에 있어서, 상기 비교 검출 수단이 상기 구동 펄스 공급 수단에 공동으로 접속되며 각각이 바꿔쓰기 가능한 기억 소자와 드레인 전극(또는 소스 전극)을 기준 전위점에 접속한 스위칭 MOSFET와의 직렬 회로를 포함하는 복수의 비트 비교 회로로 이루며, 상기 FET의 게이트 전극에 상기 입력 어드레스 코오드가 공급되며 상기 검사 공정에 있어서의 상기 결함 셀의 어드레스의 격납은 그 어드레스의 비트 "1"과 상기 기억 소자의 비도통화를 대응시키고 있는 용장 메모리 장치.
  4. 제2항에 있어서, 상기 구동 펄스 공급 수단의 상기 동작 전원 전압 공급 금지 수단이 프로그램 가능한 퓨즈 소자를 포함하는 용장 메모리 장치.
  5. 제3항에 있어서, 상기 기억 소자가 프로그램 가능한 퓨즈 소자를 포함하는 용장 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개되는 것임.
KR1019920011318A 1991-06-27 1992-06-27 반도체 메모리 장치 KR960000680B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP91-183102 1991-06-27
JP18310291 1991-06-27

Publications (2)

Publication Number Publication Date
KR930001242A true KR930001242A (ko) 1993-01-16
KR960000680B1 KR960000680B1 (ko) 1996-01-11

Family

ID=16129810

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920011318A KR960000680B1 (ko) 1991-06-27 1992-06-27 반도체 메모리 장치

Country Status (5)

Country Link
US (1) US5258953A (ko)
EP (1) EP0520449B1 (ko)
JP (1) JP2888034B2 (ko)
KR (1) KR960000680B1 (ko)
DE (1) DE69219951T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401236B1 (ko) * 2001-12-04 2003-10-17 주식회사 하이닉스반도체 플래쉬 메모리 장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960009996B1 (ko) * 1992-08-24 1996-07-25 금성일렉트론 주식회사 반도체 소자의 리페어장치 및 그 배치방법
JP2734315B2 (ja) * 1992-09-24 1998-03-30 日本電気株式会社 半導体メモリ装置
US5384746A (en) * 1994-01-28 1995-01-24 Texas Instruments Incorporated Circuit and method for storing and retrieving data
KR0177740B1 (ko) * 1994-11-17 1999-04-15 김광호 반도체 메모리 장치의 리던던시 회로 및 그 방법
US5787091A (en) * 1995-06-13 1998-07-28 Texas Instruments Incorporated Shared redundancy programming of memory with plural access ports
KR0177406B1 (ko) * 1996-04-12 1999-04-15 문정환 스페어 디코더 회로
US6209071B1 (en) 1996-05-07 2001-03-27 Rambus Inc. Asynchronous request/synchronous data dynamic random access memory
KR100258975B1 (ko) * 1996-12-10 2000-06-15 윤종용 반도체 메모리장치
US5859562A (en) * 1996-12-24 1999-01-12 Actel Corporation Programming circuit for antifuses using bipolar and SCR devices
US5889414A (en) * 1997-04-28 1999-03-30 Mosel Vitelic Corporation Programmable circuits
US6263448B1 (en) 1997-10-10 2001-07-17 Rambus Inc. Power control system for synchronous memory device
JP2000113695A (ja) 1998-10-01 2000-04-21 Mitsubishi Electric Corp 同期型半導体記憶装置
US6163492A (en) 1998-10-23 2000-12-19 Mosel Vitelic, Inc. Programmable latches that include non-volatile programmable elements
KR100356774B1 (ko) 2000-11-22 2002-10-18 삼성전자 주식회사 반도체 메모리 장치의 결함 어드레스 저장 회로
JP2002216493A (ja) * 2001-01-23 2002-08-02 Mitsubishi Electric Corp 救済修正回路および半導体記憶装置
JP2003217294A (ja) 2001-11-16 2003-07-31 Fujitsu Ltd 半導体記憶装置、及び冗長判定方法
DE10211571B4 (de) * 2002-03-15 2006-03-02 Infineon Technologies Ag Vorrichtung und Verfahren zur Überwachung eines Zustandes einer elektronischen Komponente, insbesondere einer Sicherung
KR101165027B1 (ko) * 2004-06-30 2012-07-13 삼성전자주식회사 반도체 메모리 장치에서의 리던던시 프로그램 회로
US7098721B2 (en) * 2004-09-01 2006-08-29 International Business Machines Corporation Low voltage programmable eFuse with differential sensing scheme
JP4614775B2 (ja) * 2005-01-14 2011-01-19 パナソニック株式会社 電気ヒューズ回路
KR100821572B1 (ko) * 2005-12-27 2008-04-14 주식회사 하이닉스반도체 반도체 메모리 장치의 컬럼 리던던시 제어 회로
US20090161470A1 (en) * 2007-12-20 2009-06-25 Micron Technology, Inc. Circuit for dynamic readout of fused data in image sensors
KR100925373B1 (ko) * 2008-01-15 2009-11-09 주식회사 하이닉스반도체 반도체 집적 회로의 퓨즈 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4346459A (en) * 1980-06-30 1982-08-24 Inmos Corporation Redundancy scheme for an MOS memory
EP0070823A1 (en) * 1981-02-02 1983-02-09 Mostek Corporation Semiconductor memory redundant element identification circuit
DE3485188D1 (de) * 1983-03-28 1991-11-28 Fujitsu Ltd Statisches halbleiterspeichergeraet mit eingebauten redundanzspeicherzellen.
JPS59203299A (ja) * 1983-05-06 1984-11-17 Nec Corp 冗長ビット付メモリ
EP0163580B1 (en) * 1984-05-31 1996-09-04 Fujitsu Limited Semiconductor integrated circuit with redundant circuit replacement
JPH01119995A (ja) * 1987-11-02 1989-05-12 Toshiba Corp 半導体メモリ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100401236B1 (ko) * 2001-12-04 2003-10-17 주식회사 하이닉스반도체 플래쉬 메모리 장치

Also Published As

Publication number Publication date
DE69219951D1 (de) 1997-07-03
EP0520449A2 (en) 1992-12-30
JP2888034B2 (ja) 1999-05-10
DE69219951T2 (de) 1998-01-15
KR960000680B1 (ko) 1996-01-11
EP0520449B1 (en) 1997-05-28
US5258953A (en) 1993-11-02
JPH05307898A (ja) 1993-11-19
EP0520449A3 (en) 1995-05-10

Similar Documents

Publication Publication Date Title
KR930001242A (ko) 반도체 메모리 장치
US4422161A (en) Memory array with redundant elements
KR910002029B1 (ko) 반도체기억장치
US4935899A (en) Semiconductor memory device with redundant memory cells
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
US5548225A (en) Block specific spare circuit
KR950024220A (ko) 용장 회로 장치
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
KR920013456A (ko) 반도체 기억장치
US7613056B2 (en) Semiconductor memory device
KR910006996A (ko) 비휘발성 메모리 어레이
KR900006160B1 (ko) 반도체 기억 장치
KR960002350A (ko) 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
ITMI922474A1 (it) Circuito di ridonanza di colonna per un dispositivo di memoria a semiconduttore.
KR920015383A (ko) 반도체 집적회로장치 및 배선수정장치
KR960019319A (ko) 반도체 메모리 장치의 리던던시 회로 및 그 방법
KR970060215A (ko) 매트릭스 메모리
KR980004966A (ko) 반도체 기억 장치
KR960002368A (ko) 리던던시 기능을 가지는 반도체 메모리 장치
EP0655743B1 (en) Integrated circuit for the programming of a memory cell in a non-volatile memory register
US5835419A (en) Semiconductor memory device with clamping circuit for preventing malfunction
KR960005625A (ko) 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
US6545920B2 (en) Defective address storage scheme for memory device
DE19964018A9 (de) Anordnung zur Spannungsversorgung eines flüchtigen Halbleiterspeichers
US6477106B2 (en) Circuit configuration for deactivating word lines in a memory matrix

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111216

Year of fee payment: 17

EXPY Expiration of term