KR960002350A - 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치 - Google Patents

저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치 Download PDF

Info

Publication number
KR960002350A
KR960002350A KR1019940012654A KR19940012654A KR960002350A KR 960002350 A KR960002350 A KR 960002350A KR 1019940012654 A KR1019940012654 A KR 1019940012654A KR 19940012654 A KR19940012654 A KR 19940012654A KR 960002350 A KR960002350 A KR 960002350A
Authority
KR
South Korea
Prior art keywords
word line
row
input
response
connection node
Prior art date
Application number
KR1019940012654A
Other languages
English (en)
Other versions
KR0122107B1 (ko
Inventor
유승문
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940012654A priority Critical patent/KR0122107B1/ko
Priority to US08/580,645 priority patent/US5636171A/en
Publication of KR960002350A publication Critical patent/KR960002350A/ko
Priority to US08/705,040 priority patent/US5654930A/en
Application granted granted Critical
Publication of KR0122107B1 publication Critical patent/KR0122107B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/34—Accessing multiple bits simultaneously

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

본 발명은 저전력소비를 달성하도록 하는 셀프리프레쉬를 수행하면서 웨이퍼 및 패키지상태에서도 번인을 수행할 수 있도록 하는 반도체메모리장치에 관한 것으로, 본 발명에 의한 반도체메모리장치는, 행과 열방향으로 메모리쎌들이 각각 다수개로씩 배열되어 이루어지는 메모리쎌어레이와, 상기 행방향에 배열되는 제1메모리쎌들의 행에 접속되는 제1워드라인을 선택하는 제1워드라인드라이버와, 상기 행방향에 배열되는 제2메모리쎌들의 행에 접속되는 제2워드라인을 선택하는 제2워드라인드라이버와, 행어드레스의 제1조합입력에 응답하여 상기 제1워드라인드라이버를 구동하는 제1행디코오더와, 행어드레스의 제2조합입력에 응답하여 상기 제2워드라인드라이버를 구동하는 제2행디코오더와, 상기 제1행디코오더의 출력단에 입력단이 접속되고 상기 제2행디코오더의 출력단에 출력단이 접속되어 소정의 제어신호의 입력에 응답하여 상기 제1행디코오더의 출력으로 상기 제2워드라인드라이버를 구동하도록 제어함을 특징으로 하는 레지스터를 구비한 구성을 개시하였다. 이와 같은 본 발명에 의한 반도체메모리장치는, 워드라인 드라이버에 레지스터를 두어(본 발명에서 예로 든 것은 엔모오스로만 구성된 레지스터) 셀프리프레쉬 모드에서 주변회로의 동작을 최소로 줄이므로 셀프리프레쉬 전류성분 중 이의 포션을 최소로 억제하여 256M 다이나믹램 장치에서와 같은 초고집적 메모리장치에서의 저전력 셀프리프레쉬를 구현하여 영역제한을 최소로 하며 피크전류를 줄이고 웨이퍼 및 패키지 상태에서 빠른 번-인을 수행하는 방법 및 회로를 제공할 수 있다.

Description

저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 셀프리프레쉬를 수행하기 위한 회로구성을 개략적으로 보여주는 도면,
제4도는 본 발명에 따른 셀프리프레쉬를 수행하기 위한 행디코오더의 실시예.

Claims (15)

  1. 반도체메모리장치에 있어서, 행과 열방향으로 각각 다수개로씩 배열되어 이루어지는 메모리쎌과, 각각의 행마다 형성되고 행어드레스의 입력에 응답하여 상기 메모리쎌의 행을 선택하는 워드라인과, 각각의 열마다 형성되고 열어드레스의 입력에 응답하여 상기 메모리쎌의 열을 선택하는 비트라인과, 임의의 워드라인을 선택시 이전의 선택동작에서 액세스된 행을 지정하는 행어드레스가 상기 임의의 워드라인의 선택을 구동하도록 제어하는 제어수단을 구비함을 특징으로 하는 반도체메모리장치.
  2. 반도체메모리장치에 있어서, 다수개의 메모리쎌과 접속하는 제1워드라인과, 상기 제1워드라인과 이웃하고 다수개의 메모리쎌과 접속하는 제2워드라인과, 행어드레스의 제1조합입력에 응답하여 상기 제1워드라인을 구동하는 제1워드라인드라이버와, 상기 행어드레스의 제2조합입력에 응답하여 상기 제2워드라인을 구동하는 제2워드라인드라이버와, 상기 제1워드라인드라이버와 제2워드라인드라이버와의 사이에 형성되고 상기 제2워드라인드라이버를 선택하고 나서 소정의 제어신호의 입력에 응답하여 상기 제2워드라인드라이버를 선택하는 레지스터를 구비함을 특징으로 하는 반도체메모리장치.
  3. 제2항에 있어서, 상기 제어신호가, 셀프리프레쉬동작시 칩내의 발진회로에 의해 출력되는 발진신호임을 특징으로 하는 반도체메모리장치.
  4. 제2항에 있어서, 상기 제어신호가, 번-인동작시 인에이블되는 번-인신호임을 특징으로 하는 반도체메모리장치.
  5. 반도체메모리장치에 있어서, 행광 열방향으로 메모리쎌들이 각각 다수개로씩 배열되어 이루어지는 메모리쎌어레이와, 상기 행방향에 배열되는 제1메모리쎌들의 행에 접속되는 제1워드라인을 선택하는 제1워드라인드라이버와, 상기 행방향에 배열되는 제2메모리쎌들의 행에 접속되는 제2워드라인을 선택하는 제2워드라인드라이버와, 행어드레스의 제1조합입력에 응답하여 상기 제1워드라인드라이버를 구동하는 제1행디코오더와, 행어드레스의 제2조합입력에 응답하여 상기 제2워드라인드라이버를 구동하는 제2행디코오더와, 상기 제1행디코오더의 출력단에 입력단이 접속되고 상기 제2행디코오더의 출력단에 출력단이 접속되어 소정의 제어신호의 입력에 응답하여 상기 제1행디코오더의 출력으로 상기 제2워드라인드라이버를 구동하도록 제어하는 레지스터를 구비함을 특징으로 하는 반도체메모리장치.
  6. 제5항에 있어서, 상기 제어신호가, 셀프리프레쉬동작시 칩내의 발진회로에 의해 출력되는 발진신호임을 특징으로 하는 반도체메모리장치.
  7. 제5항에 있어서, 상기 제어신호가, 번-인동작시 인에이블되는 번-인신호임을 특징으로 하는 반도체메모리장치.
  8. 소정의 발진클럭을 출력하는 발진회로와, 로우어드레스의 조합입력에 대응하여 그 선택이 이루어지는 다수개의 행디코오더를 가지는 반도체메모리장치에 있어서, 예비충전신호와 디코오딩된 로우어드레스의 조합신호를 입력하고 예비충전된 후 상기 디코오딩된 로우에드레스의 제1조합입력에 응답하여 자체의 출력노드로서의 제1접속노드를 방전시키는 제1입력단과, 상기 제1접속노드와 소정의 제2접속노드와의 사이에 형성되고 상기 제1입력단의 출력신호를 래치출력하는 제1래치회로와, 상기 제2접속노드와 제1워드라인과의 사이에 형성되고 상기 제1래치회로의 출력신호를 증폭하여 출력하는 제1드라이버회로를 적어도 포함하여 이루어지는 제1행디코오더와, 상기 예비충전신호와 디코오딩된 로우어드레스의 조합신호를 입력하고 예비충전된 후 상기 디코오딩된 로우어드레스의 제2조합입력에 응답하여 자체의 출력노드로서의 제3접속노드를 방전시키는 제2입력단과, 상기 제3접속노드와 소정의 제4접속노드와의 사이에 형성되고 상기 제2입력단의 출력신호를 래치출력하는 제2래치회로와, 상기 제4접속노드와 제2워드라인과의 사이에 형성되고 상기 제2래치회로의 출력신호를 증폭하여 출력하는 제2드라이버회로와, 상기 제2접속노드와 제3접속노드와의 사이에 형성되고 상기 발진클럭의 입력에 응답하여 상기 제2접속노드의 접압레벨에 대응된 캐리를 상기 제3접속노드로 출력하는 캐리발생부를 각각 구비하여, 셀프리프레쉬동작시 상기 행디코오더의 디코오딩동작을 차단하고 상기 제2접속노드의 전압레벨에 대응되어 발생된 캐리에 의해 상기 제2워드라인을 선택하여 전류소비를 억제함을 특징으로 하는 반도체메모리장치.
  9. 제8항에 있어서, 상기 캐리발생부가, 상기 제2접속노드에 채널의 일단이 접속되고 상기 발진클럭의 제어입력에 응답하여 스위칭동작하는 제1스위칭트랜지스터와, 접지전압단자에 채널의 일단이 접속되고 상기 제1스위칭트랜지스터의 채널에 게이트가 직렬연결되는 제2스위칭트랜지스터와, 상기 제2스위칭트랜지스터의 채널과 상기 제3접속노드와의 사이에 채널이 직렬연결되고 상기 발진클럭의 제어입력에 응답하여 스위칭동작하는 제3스위칭트랜지스터로 구성됨을 특징으로 하는 반도체메모리장치.
  10. 소정의 발진클럭을 출력하는 발진회로와, 로우어드레스의 조합입력에 대응하여 그 선택이 이루어지는 다수개의 행디코오더를 가지는 반도체메모리장치에 있어서, 예비충전신호와 디코오딩된 로우어드레스의 조합신호를 입력하고 예비충전된 후 상기 디코오딩된 로우에드레스의 제1조합입력에 응답하여 자체의 출력노드로서의 제1접속노드를 방전시키는 제1입력단과, 상기 제1접속노드와 소정의 제2접속노드와의 사이에 형성되고 상기 제1입력단의 출력신호를 래치출력하는 제1래치회로와, 상기 제2접속노드와 제1워드라인과의 사이에 형성되고 상기 제1래치회로의 출력신호를 증폭하여 출력하는 제1드라이버회로를 적어도 포함하여 이루어지는 제1행디코오더와, 상기 예비충전신호와 디코오딩된 로우어드레스의 조합신호를 입력하고 예비충전된 후 상기 디코오딩된 로우어드레스의 제2조합입력에 응답하여 자체의 출력노드로서의 제3접속노드를 방전시키는 제2입력단과, 상기 제3접속노드와 소정의 제4접속노드와의 사이에 형성되고 상기 제2입력단의 출력신호를 래치출력하는 제2래치회로와, 상기 제4접속노드와 제2워드라인과의 사이에 형성되고 상기 제2래치회로의 출력신호를 증폭하여 출력하는 제2드라이버회로와, 상기 제2접속노드와 제3접속노드와의 사이에 형성되고 번-인인에이블신호의 입력에 응답하여 상기 제2접속노드의 접압레벨에 대응된 캐리를 상기 제3접속노드로 출력하는 캐리발생부를 각각 구비하여, 번-인동작시 상기 제2접속노드의 전압레벨에 대응되어 발생된 캐리에 의해 상기 제2워드라인을 선택함을 특징으로 하는 반도체메모리장치.
  11. 제10항에 있어서, 상기 캐리발생부가, 상기 제2접속노드에 채널의 일단이 접속되고 상기 발진클럭의 제어입력에 응답하여 스위칭동작하는 제1스위칭트랜지스터와, 상기 제1스위칭트랜지스터의 채널에 직렬연결되고 상기 제1행디코오더에 이웃한 제3행디코오더의 입력단의 출력신호에 응답되어 스위칭동작하는 제2스위칭트랜지스터와, 상기 제2스위칭트랜지스터의 채널과 접지전압단자와의 사이에 채널이 직렬연결되고 상기 번-인 신호의 제어입력에 응답하여 스위칭동작하는 제3스위칭트랜지스터와, 상기 제2접속노드에 채널의 일단이 접속되고 상기 발진클럭의 상보신호의 제어입력에 응답하여 스위칭동작하는 제4스위칭트랜지스터와, 접지전압단자에 채널의 일단이 접속되고 상기 제4스위칭트랜지스터의 채널에 게이트가 직렬연결되는 제5스위칭트랜지스터와, 상기 제5스위칭트랜지스터의 채널과 상기 제3접속노드와의 사이에 채널이 직렬연결되고 상기 발진클럭의 상보신호의 제어입력에 응답하여 스위칭동작하는 제6스위칭트랜지스터로 구성됨을 특징으로 하는 반도체메모리장치.
  12. 반도체메모리장치의 셀프리프레쉬방법에 있어서, 셀프리프레쉬 모드를 감지하는 제1과정과, 상기 셀프리프레쉬 모드시 카운터가 어드레스를 발생하는 제2과정과, 상기 카운터의 출력을 이용하여 리프레쉬할 제1워드라인을 제1행디코오더를 통해 선택하는 제3과정과, 상기 제1워드라인에 연결된 메모리쎌들을 리프레쉬하는 제4과정과, 상기 제1워드라인이 선택되고 리프레쉬가 수행되는 동작에 응답되어 캐리를 발생하는 제5과정과, 상기 캐리가 제2행디코오더에 래치되는 제6과정과, 상기 래치되는 캐리를 통해 상기 제1워드라인과는 다른 제2워드라인을 리프레쉬하는 제7과정을 구비함을 특징으로 하는 반도체메모리장치의 셀프리프레쉬방법.
  13. 행과 열방향을 메모리쎌들이 각각 다수개로씩 배열되어 이루어지는 메모리쎌어레이를 가지는 반도체메모리장치의 셀프리프레쉬방법에 있어서, 상기 행방향에 배열되는 제1메모리쎌들의 행에 접속되는 제1워드라인을 제1워드라인드라이버가 선택하고, 상기 행방향에 배열되는 제2메모리쎌들의 행에 접속하는 제2워드라인을 제2워드라인드라이버가 선택하고, 제1행디코오더가 행어드레스의 제1조합입력에 응답하여 상기 제1워드라인드라이버를 구동하고, 제2행디코오더가 행어드레스의 제2조합입력에 응답하여 상기 제2워드라인드라이버를 구동하며, 상기 제1행디코오더의 출력단에 입력단이 접속되고 상기 제2행디코오더의 출력단에 출력단이 접속되는 캐리발생회로를 구성하여 소정의 제어신호의 입력에 응답하여 상기 제1행디코오더의 출력으로서의 캐리로 상기 제2워드라인드라이버를 구동하도록 제어여 셀프리프레쉬동작시 상기 캐리에 의해 워드라인의 선택시 이루어짐을 특징으로 하는 반도체메모리장치의 셀프리프레쉬방법.
  14. 반도체메모리장치의 번-인방법에 있어서, 번-인 모드를 감지하는 제1과정과, 상기 번-인 모드시 카운터가 어드레스를 발생하는 제2과정과, 상기 카운터의 출력을 이용하여 번-인할 제1워드라인을 제1행디코오더를 통해 선택하는 제3과정과, 상기 제1워드라인에 연결된 메모리쎌들을 번-인하는 제4과정과, 상기 제1워드라인이 선택되고 번-인이 수행되는 동작에 응답되어 캐리를 발생하는 제5과정과, 상기 캐리가 제2행디코오더에 래치되는 제6과정과, 상기 래치되는 캐리를 통해 상기 제1워드라인과는 다른 제2워드라인을 번-인하는 제7과정을 구비함을 특징으로 하는 반도체메모리장치의 번-인 방법.
  15. 행과 열방향을 메모리쎌들이 각각 다수개로씩 배열되어 이루어지는 메모리쎌어레이를 가지는 반도체메모리장치의 번-인방법에 있어서, 상기 행방향에 배열되는 제1메모리쎌들의 행에 접속되는 제1워드라인을 제1워드라인드라이버가 선택하고, 상기 행방향에 배열되는 제2메모리쎌들의 행에 접속하는 제2워드라인을 제2워드라인드라이버가 선택하고, 제1행디코오더가 행어드레스의 제1조합입력에 응답하여 상기 제1워드라인드라이버를 구동하고, 제2행디코오더가 행어드레스의 제2조합입력에 응답하여 상기 제2워드라인드라이버를 구동하며, 상기 제1행디코오더의 출력단에 입력단이 접속되고 상기 제2행디코오더의 출력단에 출력단이 접속되는 캐리발생회로를 구성하여 소정의 제어신호의 입력에 응답하여 상기 제1행디코오더의 출력으로서의 캐리로 상기 제2워드라인드라이버를 구동하도록 제어여 상기 캐리에 의해 번-인시 워드라인 선택시 이루어짐을 특징으로 하는 반도체메모리장치의 번-인방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940012654A 1994-06-04 1994-06-04 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치 KR0122107B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019940012654A KR0122107B1 (ko) 1994-06-04 1994-06-04 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
US08/580,645 US5636171A (en) 1994-06-04 1995-12-29 Semiconductor memory device having low power self refresh and burn-in functions
US08/705,040 US5654930A (en) 1994-06-04 1996-08-30 Semiconductor memory device having low power self refresh and burn-in functions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940012654A KR0122107B1 (ko) 1994-06-04 1994-06-04 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치

Publications (2)

Publication Number Publication Date
KR960002350A true KR960002350A (ko) 1996-01-26
KR0122107B1 KR0122107B1 (ko) 1997-12-05

Family

ID=19384723

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012654A KR0122107B1 (ko) 1994-06-04 1994-06-04 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치

Country Status (2)

Country Link
US (2) US5636171A (ko)
KR (1) KR0122107B1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100202671B1 (ko) * 1996-08-06 1999-06-15 구본준 반도체 소자의 번인 검사장치
KR100228530B1 (ko) * 1996-12-23 1999-11-01 윤종용 반도체 메모리 장치의 웨이퍼 번인 테스트회로
US5912856A (en) * 1996-12-30 1999-06-15 Hyundai Electronics Industries Co., Ltd. Internal voltage generating circuit in semiconductor memory device
JPH1115742A (ja) * 1997-06-19 1999-01-22 Kofu Nippon Denki Kk メモリ・リフレッシュ制御回路
US6075744A (en) * 1997-10-10 2000-06-13 Rambus Inc. Dram core refresh with reduced spike current
US6212599B1 (en) * 1997-11-26 2001-04-03 Intel Corporation Method and apparatus for a memory control system including a secondary controller for DRAM refresh during sleep mode
US5894549A (en) * 1997-12-12 1999-04-13 Scenix Semiconductor, Inc. System and method for fault detection in microcontroller program memory
KR19990050493A (ko) * 1997-12-17 1999-07-05 전주범 반도체 메모리 장치용 프리차지 회로
US6334167B1 (en) 1998-08-31 2001-12-25 International Business Machines Corporation System and method for memory self-timed refresh for reduced power consumption
TW432574B (en) * 2000-01-19 2001-05-01 Yang Wen Kun Wafer level burn in device and method
JP2001243766A (ja) * 2000-02-29 2001-09-07 Fujitsu Ltd 半導体記憶装置
DE10014388A1 (de) 2000-03-23 2001-10-04 Infineon Technologies Ag Verfahren zur Durchführung eines Burn-in-Prozesses eines Speichers
KR100689690B1 (ko) * 2000-07-21 2007-03-08 삼성전자주식회사 반도체 장치에서의 셀 스트레스 방법
KR100374640B1 (ko) * 2000-11-18 2003-03-04 삼성전자주식회사 전하펌프를 구비하지 않는 디코더 및 이를 구비하는 비휘발성메모리장치
JP2002352579A (ja) * 2001-05-25 2002-12-06 Sony Corp 情報記憶装置及び方法、メモリユニット、記録媒体、並びにプログラム
US6455336B1 (en) 2001-08-27 2002-09-24 International Business Machines Corporation Power reduction method and design technique for burn-in
JP2003257178A (ja) * 2002-03-06 2003-09-12 Matsushita Electric Ind Co Ltd 半導体メモリ装置
AU2003254854A1 (en) * 2002-08-09 2004-02-25 Jsr Corporation Anisotropic conductivity connector, conductive paste composition, probe member, wafer inspecting device, and wafer inspecting method
KR100502659B1 (ko) * 2002-10-31 2005-07-22 주식회사 하이닉스반도체 저전력 셀프 리프레쉬 장치를 구비한 반도체 메모리 장치
EP1647990B1 (fr) * 2003-01-29 2008-12-24 Stmicroelectronics SA Procédé de rafraîchissement d'une mémoire vive dynamique, et dispositif de mémoire vive dynamique correspondant, en particulier incorporé dans un téléphone mobile cellulaire
US6781908B1 (en) * 2003-02-19 2004-08-24 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
US6778457B1 (en) 2003-02-19 2004-08-17 Freescale Semiconductor, Inc. Variable refresh control for a memory
US7484140B2 (en) * 2004-07-07 2009-01-27 Freescale Semiconductor, Inc. Memory having variable refresh control and method therefor
KR100625391B1 (ko) * 2004-07-14 2006-09-20 주식회사 하이닉스반도체 리프레쉬를 수행하는 반도체 메모리 장치
KR100626915B1 (ko) * 2004-10-21 2006-09-20 주식회사 하이닉스반도체 온도 보상 셀프 리프레쉬 주기 제어 장치
KR100558561B1 (ko) * 2004-10-28 2006-03-10 삼성전자주식회사 반도체 메모리 장치
US7286377B1 (en) * 2006-04-28 2007-10-23 Mosaid Technologies Incorporated Dynamic random access memory device and method for self-refreshing memory cells with temperature compensated self-refresh
TW200929211A (en) * 2007-12-17 2009-07-01 Etron Technology Inc Method of reducing current of memory in self-refreshing mode
US11398276B2 (en) * 2020-12-01 2022-07-26 Micron Technology, Inc. Decoder architecture for memory device
CN116168759B (zh) * 2023-04-26 2023-09-12 长鑫存储技术有限公司 半导体存储装置的自刷新功耗分析方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01124195A (ja) * 1987-11-09 1989-05-17 Sharp Corp セルフリフレッシュ方式
US5130923A (en) * 1990-06-06 1992-07-14 Valitek, Inc. Selective dynamic RAM address generator with provision for automatic refresh
KR940009250B1 (ko) * 1991-12-18 1994-10-01 삼성전자 주식회사 복수개의 동작전압에 대응하는 리프레쉬 타이머
JPH05182461A (ja) * 1992-01-07 1993-07-23 Nec Corp 半導体メモリ装置
US5365487A (en) * 1992-03-24 1994-11-15 Texas Instruments Incorporated DRAM power management with self-refresh

Also Published As

Publication number Publication date
US5654930A (en) 1997-08-05
US5636171A (en) 1997-06-03
KR0122107B1 (ko) 1997-12-05

Similar Documents

Publication Publication Date Title
KR960002350A (ko) 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
KR930000712B1 (ko) 반도체 집적회로
KR920013456A (ko) 반도체 기억장치
JP2501993B2 (ja) 半導体記憶装置
KR920006980A (ko) 메모리 행 라인 선택을 위한 개량된 래치형 리피터를 구비한 반도체 메모리
KR970003258A (ko) 기준 전압 발생 회로를 갖는 불휘발성 반도체 메모리
KR940006150A (ko) 반도체 기억장치
KR920006982A (ko) 전력-온 리세트 제어 방식의 래치형 행 라인 리피터를 구비한 반도체 메모리
KR940010103A (ko) 이중 워드라인 구조인 반도체 메모리 디바이스
KR950009742A (ko) 다수의 메모리 셀을 가진 메모리를 구비한 전자 회로
JP2000156079A (ja) マルチバンク構造を有する半導体メモリ装置
KR960030409A (ko) 반도체 기억장치
KR100272161B1 (ko) 반도체메모리장치의고립게이트제어방법및회로
JP4245147B2 (ja) 階層ワード線方式の半導体記憶装置と、それに使用されるサブワードドライバ回路
KR19980073514A (ko) 동기형 반도체 메모리 장치
KR970007103B1 (ko) 반도체 기억 장치
US4532612A (en) Dynamic read only memory
US4896299A (en) Static semiconductor memory device having function of resetting stored data
US4011549A (en) Select line hold down circuit for MOS memory decoder
KR960005625A (ko) 테스트타임이 단축되는 반도체메모리장치 및 이를 위한 컬럼선택트랜지스터 제어방법
KR19980034258A (ko) 웨이퍼 번-인 회로
KR20020005232A (ko) 반도체 메모리 소자의 컬럼 디코딩 장치
KR100218307B1 (ko) 반도체 메모리소자의 칼럼디코딩회로
US6473347B2 (en) Semiconductor device having memory with effective precharging scheme
KR970060212A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110830

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20120831

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee