KR910002029B1 - 반도체기억장치 - Google Patents

반도체기억장치 Download PDF

Info

Publication number
KR910002029B1
KR910002029B1 KR1019880003527A KR880003527A KR910002029B1 KR 910002029 B1 KR910002029 B1 KR 910002029B1 KR 1019880003527 A KR1019880003527 A KR 1019880003527A KR 880003527 A KR880003527 A KR 880003527A KR 910002029 B1 KR910002029 B1 KR 910002029B1
Authority
KR
South Korea
Prior art keywords
circuit
word line
output
decoder
address
Prior art date
Application number
KR1019880003527A
Other languages
English (en)
Other versions
KR880011801A (ko
Inventor
가즈다카 노가미
다카야스 사쿠라이
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR880011801A publication Critical patent/KR880011801A/ko
Application granted granted Critical
Publication of KR910002029B1 publication Critical patent/KR910002029B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/842—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by introducing a delay in a signal path

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

반도체기억장치
제1도는 본 발명의 일실시예를 보여주는 블럭도.
제2도는 제1도의 동작상태를 나타내는 타이밍챠트.
제3, 4, 5는 각각 지연회로의 구성을 보여주는 회로도.
제6도 및 7도는 스위칭회로의 구성을 보여주는 회로도.
제8도는 프로그램회로의 구성을 보여주는 회로도.
제9도는 본 발명의 다른 실시예를 보여주는 블럭도.
제10도는 제9도의 가변지연회로를 보여주는 회로도.
제11도는 종래 반도체기억장치의 구성을 보여주는 블럭도.
제12도는 제11도의 동작상태를 나타내는 타이밍챠트
제13도는 데코더/구동회로의 일예를 보여주는 회로도이다.
* 도면의 주요부분에 대한 부호의 설명
11 : 지연회로 11' : 가변지연회로
12 : 스위칭회로 13 : 프로그램회로
14 : 워드선구동회로 15 : 데코더/워드구동회로
16 : 스페어데코더 17 : 메모리셀어레이
18 : 스페어메모리셀어레이 WA, WA', WAD : 워드선활성화신호
SPE : 프로그램회로출력 XD : 데코더활성화신호
INH : 데코더억제신호
본 발명은 용장(冗長)회로를 갖는 대용량 반도체기억장치에 관한 것으로, 특히 용장회로에 관계없이 알맞은 타이밍을 제공하고, 용장회로를 사용하지 않는 경우에는 더욱 빠른 억세스가 가능하도록 된 반도체기억장치에 관한 것이다.
종래의 다이나믹 RAM(이하 DRAM이라 함)과 같은 대용량 메모리소자에는 생산성을 높이기 위해 용장회로를 갖춘것이 많은바, 이와 같은 용장회로는 정규셀의 일부가 불량한 경우 이를 대신해 주기 위해 설치된 여분의 스페어메모리셀(spare memory cell) 및 이것을 선택하기 위한 스페어데코더/워드선구동신호(epare decoder/word driver)를 갖추어 놓고 있다.
제11도는 행(行)용장회로를 포함하는 DRAM 구성의 일예를 블럭도로 도시해 놓은 것인바, 이의 동작상태를 살펴보면, 데코더/워드구동회로(21)가 어드레스입력 및 데코더활성화신호(XD)의 입력에 따라 1개 또는 복수개의 워드선을 선택해서 워드선을 구동시켜 주고, 스페어데코더/워드구동회로(22)는 입력되는 동일한 어드레스 및 데코더활성화신호(XD)중 프로그램된 불량셀의 어드레스와 입력어드레스가 일치하게 되면 그에 대응하는 스페어워드선을 선택해서 데코더/워드구동회로(21)로 데코더억제신호(INH)를 출력시켜주게된다.
그리고 그 데코더억제신호(INH)가 "H"레벨로 되면, 상기 데코더/워드구동회로(21)가 전체 워드선을 선택하지 않게 된다.
한편 워드선구동회로(23)는 워드선활성화신호(WA)가 "H"레벨로 되면, 전원전압 또는 그 이상으로 승압된 워드선구동신호(WD)를 발생시키게 되고, 그에 따라 메모리셀로 기입되거나 메모리셀로부터 독출되는 것이 끝나게 된다.
제12도는 제11도의 동작상태를 보여주는 타이밍챠트로서, 통상의 워드선이 선택되는 경우와 스페어워드선이 선택되는 경우를 살펴보면 다음과 같다.
(ⅰ) 통상의 워드선이 선택되는 경우
선택할 어드레스가 확정되게 되면, 데코더활성화신호(XD)가 "H"레벨로 되면서 (A")선택된 어드레스에 대응해서 한개 또는 복수개의 통상데코더출력이 "H"레벨로 된다(B"). 이렇게 통상의 데코더출력이 확정된후 워드선활성화신호(WA)가 출력됨과 더불어 (C") 워드선구동신호(WD)가 출력되어 (D") 워드선이 구동된다(E"). 워드선이 "H"레벨로 된 후 센서회로, 데이터선(도시되지 않음)을 거쳐 출력데이터(Dout)가 출력되게 된다(F").
(ⅱ) 스페어워드선이 선택되는 경우
어드레스가 확정되게 되면, 데코더활성화신호(XD)가 "H"레벨로 되면서 (A") 어드레스에 응답해서 1개 또는 복수개의 통상데코더출력이 "H"레벨로 된다(B").
그런데 입력된 어드레스는 결함있는 셀이므로 스페어데코더/워드구동회로(22)에 프로그램된 어드레스와 일치되기 때문에, 스페어데코더출력도 "H"레벨로 되고 (G"), 그 때문에 스페어데코더출력에 따른 통상데코더억제신호(INH)가 "H"레벨로 되며 (H"), 따라서 통상의 데코더출력이 "L"레벨로 되어 (I") 통상적인 메모리셀어레이구동이 이루어지지 않게 된다.
한편 독출하기 위한 워드선활성화신호(WA)는 통상 데코더출력으로부터 스페어데코더출력으로 완전히 치환된 다음 출력되도록 적당한 지연을 위한 타이밍이 취해지게 된다. 그리고 워드선활성화신호(WA)의 출력에 따라 워드선구동신호(Wd)가 출력되고 (D"), 스페어워드선이 구동되어(K"), 데이터가 출력된다(L").
그런데 상기와 같은 구성에서는 데코더출력이 확정되기전에 워드선구동신호가 데코더/워드구동회로에 입력되게 되면 오동작이 일어나기 때문에, 데코더출력이 확정되는 것이 최대로 지연되어진 스페어워드선이 선택되는 타이밍에 일치시켜 워드선활성화신호(WA)를 출력해 주어야 할 필요가 있게 된다.
이를 제13도에 도시된 데코더/워드구동회로의 일예를 가지고 설명하면 다음과 같다.
노드(N3)데코더활성화신호(XD)가 "L"레벨일 때 P챈널트랜지스터(Q1)를 거쳐 전원전압(VDD)으로 미리 충전되어져 그 레벨이 "H"로 되고, 또한 어드레스입력 A(A), A(A1), … Ai(Ai)의 전체가 "H"레벨로 되면 방전되는 접지전위 Vss로 된다.
그때 통상 데코더억제신호(INH)가 "L"레벨로 되면 데코더출력(N1)이 "H"레벨로 되는 한편, 통상 데코더억제신호(INH)가 "H"레벨로 되면 노드 (N1)의 데코더출력이 "L"레벨로 된다. 따라서 노드 (N1)의 데코더출력이 "H"레벨일 때 노드(N2)가 "H"레벨로 되어 워드선구동신호(WD)의 입력에 따라 N챈널트랜지스터(Q7)를 거쳐 워드선구동신호가 출력되게 된다. 그러나 노드 (N1)에서 데코더출력 및 노드 (N2)가 "H"레벨 또는 "L"레벨로 확정되지 않는 VDD와 Vss의 중간전위로 되어 있다면 선택되지 않은 워드선이 VTH(N챈널트랜지스터의 역치값)이상의 중간전위로 구동되게 되고, 그 때문에 셀의 전달게이트가 열려지면서 셀데이터가 파괴되어져 버리게 된다.
이상의 설명에서 알 수 있듯이, 워드구동신호(WD)의 입력은 반드시 데코더출력이 확정된 다음에라야만 되고, 그 때문에 워드선활성화신호(WA) 또는 데코더출력이 확정된 다음에 출력되어져야 하게 된다.
그런데 용장회로를갖춘 반도체기억장치에 있어서, 전체 비트가 정상적으로 동작해서 용장회로가 사용되지 않게 될 경우도 많게 되는바, 이런 경우 통상 데코더출력이 "H"레벨에서 "L"레벨로 치환되지가 않고 일단 출력이 "H"레벨로 확정되게 되면 워드선활성화신호(WA)을 출력해 주어야 하나, 타이밍이 스페아워드선을 선택하도록 설정되어져 있기 때문에, 통상 데코더출력이 확정되게 되고, 그 때문에 용장회로를 사용하게 되는 경우의 통상적인 데코더출력이 출력이 OFF상태로 되기까지의 시간(tinh)동안 만큼 워드선활성화신호(WA)의 출력에 지연이 일어나게 된다.
즉 tinh동안 만큼 어드레스가 지연되게 되는바, 이러한 용장회로로 말미암는 어드레스지연은 고속대용량 메모리 특히 고속대용량 DRAM에 있어서도 중대한 과잉공급이 일어나게 되어 고속화를 방해하게 된다.
이와 같이 종래의 용장회로를 갖춘 반도체기억장치에 있어어서는, 용장회로의 사용을 전체로 해서 동작타이밍이 결정되어 있기 때문에 용장회로를 사용하지 않게 되는 경우에는 어드레스의 지연이 초래된다고 하는 문제가 일어나게 된다.
이에 본 발명은 상기와 같은 문제를 해결해 주기 위해 발명된 것으로, 용장회로를 사용하지 않아도 좋을 경우, 보다 빠른 억세스가 가능해지도록 된 반도체기억장치를 제공함에 그 목적이 있다.
이상과 같은 목적을 달성하기 위한 본 발명은, 스페어메모리셀어레이(18)를 갖춘 메모리셀어레이(17)와, 이 메모리셀어레이(17)의 어드레스를 지정해 주는 제1어드레스지정수단, 상기 스페어메모리어레이(18)의 어드레스를 지정해 주는 제2어드레스지정수단, 상기 각 지정수단들에 의해 지정되어진 선택선을 활성화시켜 주는 구동수단을 갖춘 반도체기억장치에 있어서, 상기 메모리셀어레이(17)에 결함이 있는지의 여부에 따라 소정의 출력을 발생시켜주는 프로그램회로(13)와, 이 프로그램회로(13)의 출력에 응답해서 상기 메모리 셀어레이(17)에 결함이 없는 경우 빠른 타이밍으로 지정된 선택선에 활성화신호를 공급해주고, 메모리셀어레이(17)에 결함이 있는 경우는 스페어메모리셀어레이(18)의 선택에 필요한 시간동안 지연시켜진 활성화신호를 공급해주는 선택회로로 구성되어 있다.
상기와 같이 구성된 본 발명은 프로그램회로(13)가 메모리에 결함이 있는지 여부를 기억하는 일종의 메모리로서, 그 출력에 따라 선택회로가 선택된 활성화신호의 출력타이밍을 선택해 주게 된다. 예컨대 메모리셀에 결함이 없는 경우에는 지연동작을 동반하지 않고서 선택선의 구동이 실시되기 때문에 용장회로의 사용을 전제로 한 타이밍지연이 제거되고, 보다 빠른 억세스가 가능해지게 되는 것이다.
이하 도면을 참조해서 본 발명의 실시예에 대해 상세히 설명한다.
제1도는 본 발명에 따른 반도체기억장치의 구성을 나타내는 블럭도로서, 지연회로(11), 스위칭회로(12), 프로그램회로(13)가 추가되어 있다는 점에서는 종래의 반도체기억장치와 다르고 기타는 모두 마찬가지로 되어 있다. 워드선활성화신호(WA)가 직접 또는 지연회로(11)를 거쳐 스위칭회로(13)에 입력되게 되면, 이 스위칭회로(12)가 프로그램회로(13)의 출력(SPE)에 따라 선택되어진 워드선활성화신호(WA')로 출력시켜 주도록 되어 있다.
먼저, 프로그램회로(13)는 통상의 메모리셀어레이(17)에 결함이 있는지 여부 즉 스페어메모리셀어레이(18)을 사용하는지 여부를 기억하는 것으로서, 제8도에 도시된 바와 같이 퓨즈용단형(溶斷型) ROM을 이루는 프로그램회로를 채용할 수가 있는데, 이 회로에 퓨즈(81)를 접속시켜주게 되면 출력(SPE)이 "L"레벨로 고정되게 되고, 퓨즈(81)를 레이저광으로 절단시켜주게 되면 전원투입후 래치되어지기 위한 출력(SPE)이 "H"레벨로 고정되어지게 된다. 이와 같은 퓨즈의 용융절단을 해줄까 여부는 메모리셀을 시험해서 결과에 따라 결정하면 된다.
그리고 지연회로(11)는, 어드레스에 대응해서 통상적으로 데코더출력이 "H"레벨로 되기 때문에 스페어데코더/워드구동회로(16)로부터 통상적인 데코더억제신호(INH)의 입력에 따라, 통상적인 데코더출력이 "L"레벨로 확정되기 까지의 시간(Tinh)만큼의 지연시간을 만들어 주는 회로이다.
이러한 지연회로(11)의 예는 제3도에 도시된 짝수단의 인버터외에도 제4도 및 제5도에서 도시된 짝수단의 인버터를 거친 신호와 거치지 않는 그대로의 OR(제4도) 또는 AND(제5도)를 취함으로서 얻어질 수 있다. 특히 후자(제4도, 제5도)에 의하면 워드선활성화신호의 상승분만을 보내주는 것이 가능해서 지연회로에 따라 워드선의 하강지연을 수반하지 않기 때문에, 예비충전시간을 길어지게 해줄 수 있다고 하는 이점이 잇다.
또 스위칭회로(12)는, 워드선활성화신로(WA)와, 지연회로(11)를 거친후의 워드선활성화신호(WAD)중 어느 한쪽을 프로그램회로(13)의 출력(SPE)에 따라서 선택해서 워드선구동회로(14)에 접속시켜지는 회로이다.
여기서 워드선활성화신호(WA)의 출력타이밍은 용장회로를 사용하지 않는 경우의 통상의 데코더출력이 어드레스에 대응하여 확정되는 타이밍에 일치되도록 설정시켜지게 된다.
여기서의 스위칭회로(12)로서는 제6도에 도시된 바와 같은 상보형(相補型) OR 게이트회로를 채택하게 되면, 선택후의 워드선활성화신호(WA)를 Vss부터 VDD까지의 큰 진폭을 갖게 해 줄 수가 있게 된다.
또 제7도에 도시된 바와 같은 N챈널전달게이트를 채택하게 되면 선택후의 워드선활성화신호(WA)가 Vss와 VDD-Vth(N챈널트랜지스터의 최종치전압) 사이의 진폭밖에 갖지 못하게 되나 소자수가 적어지게 된다고 하는 특징이 있다.
다음에는 본 실시예에 대한 동작을 제2도의 타이밍챠트를 참조해서 상세히 설명한다.
(ⅰ) 용장회로를 사용하지 않는 경우 (제2도의 왼쪽에 도시되어져 있음) 어드레스가 확정된 후 데코더활성화신호(XD)가 출력되고(A), 그에 따라 통상적인 데코더출력이 확정되게 되고(B), 이 타이밍에 맞춰 워드선활성화신호(WA)가 출력되게 된다(C), 이 경우 용장회로가 사용되지 않기 때문에 프로그램회로(13)내의 퓨즈는 접속되어진 그대로 되어 있어서, 상기 프로그램회로(13)의 출력(SPE)이 "L"레벨로 되어 스위칭회로(12)에서의 지연회로(11)측은 선택되지 않게 된다.
따라서 워드선활성화신호(WA)가 그대로 워드선구동회로(14)에 입력되고(D), 워드선구동신호(WD)가 출력되어져(E), 워드선이 열려지게 된다(F). 이 워드선이 열려지는 타이밍에 따라 센서회로와 데이터전송회로(도시되지 않음)가 동작해서, 데이터가 출력되게 된다(G). 이 경우에는 통상적인 데코더출력과 워드선구동신호(WD)가 최적타이밍으로 되도록 워드선활성화신호(WA)가 출력시켜지기 때문에 최고속으로 데이터억세스가 가능해지게 된다.
(ⅱ) 용장회로를 사용하는 경우(제2도의 오른쪽이 도시되어져 있음) 제2도의 오른쪽이 도시된 실선은 스페어워드선을 선택한 경우를 나타내고, 점선은 상기 실선과 비교되도록 통상적인 워드선을 선택한 경우를 도시해 놓은 것이다.
어드레스가 확정된 후 데코더활성화신호(XD)가 출력되게 되면(A'), 그에 따라 스페어디코더출력이 확정되게 된다(B').
한편, 스페어데코더가 선택되게 되면, 통상적인 데코더억제신호(INH)가 출력되게 되어 (H'), 일단 선택 되어진 통상적인 데코더출력을 "L"레벨로 해주게 된다(I').
그리고 워드선활성화신호(WA)는 스페어데코더출력에 타이밍에 맞춰 출력시켜지지만(C'), 프로그램회로(13)로부터는 "H"레벨의 신호(SPE)가 출력되고 있기 때문에 스위칭회로(12)가 지연회로(11)측을 선택하기 위해 tinh만큼 지연되어진 워드선활성화신호(WA)가 워드구동회로(14)에 입력시켜지게 되어, 워드선구동신호는 용장회로를 사용하지 않는 경우보다 늦게 출력되어져 용장회로에 의해 통상적인 디코더출력이 "L" 레벨로 확정되게 되는 타이밍에 맞춰 출력시켜지게 되고, 그에 따라 충분한 타이밍마진(timing margin)이 확보될 수 있게 된다. 그 다음 스페어워드선이 열려(F') 데이터가 출력시켜지게 되는바(G') 이때의 타이밍은 모두 용장회로를 사용하는 경우에 가장 알맞도록 설계해 놓았기 때문에 용장회로 사용시의 최고속억세스가 가능해지게 된다.
이상과 같이 본 실시예에서는 용장회로를 사용하게 되는 경우는 물론 사용하지 않게 되는 경우에도 각각 최적의 타이밍을 제공할 수가 있어서 각 경우에 대해 최고속억세스가 가능해지게 되는 것이다.
제9도는 본 발명의 다른 실시예를 도시해 놓은 블럭도로서, 이 실시예에서는 프로그램회로(13)의 출력(SPE)에 의해 가변지연회로(11')에서의 지연시간이 변경시켜져, 이 지연시간을 이용해서 워드선활성화신호(WA)를 지연시켜준 다음 워드선구동회로(14)에 입력시켜주도록 된 것을 제외하고는 제1도와 같은 구성으로 되어 있다.
여기서 상기 가변지연회로(11')는 프로그램회로(13)의 출력(SPE)이 "L"레벨로 되어 있으면 지연이 적게 되고, "H"레벨로 되면 지연이 커지게 된다.
제10도는 상기지연회로(11')의 예를 도시한 회로도로서, 프로그램회로의 출력(SPE)이 "H"레벨일때에는 용량이 부가되어져, 지연이 커지게 된다. 그리고 이 회로는 소자수가 적기 때문에 제1도의 회로에 비해 보다 작은 면적으로 회로가 구성될 수 있어서 칩면적이 증가되는 것을 최소화시켜 줄 수가 있게 된다.
상기와 같은 실시예에서는 워드선의 구동에 대해 설명하였으나, 워드선 대신 비트선의 구동이 마찬가지로 이루어지도록 해줄 수도 잇다.
또 실시예로 도시된 스위치 및 가변지연회로(11')는 2가지 상태로만 절환되도록 되어 있으나, 3가지 이상의 상태중에서 어떤 한가지를 선택할 수 있도록 해주어도 좋은바, 그 한 예를 들어보면, (a) 행을 선택할 때 용장회로를 사용하는 상태, (b) 열을 선택할 때 용장회로를 사용하는 상태, (c)행과 열 어느쪽도 모두 용장회로를 사용하지 않는 상태, (d) 전혀 용장회로를 사용하지 않는 상태등 4가지 상태를 절환시켜주도록 할 수도 있게 되는 것이다.
한편 이 경우에는 프로그램회로가 2비트메모리로 되어야 할 필요가 있게 된다.
이상과 같이 본 발명에 의하면, 용장회로를 갖는 대용량메모리에 있어서, 용장회로를 사용하거나 사용치 않을때에도 각각 그에 가장 적당한 타이밍을 제공할 수가 있게 되고, 특히 용장회로를 사용하지 않는 경우에 있어서는 용장회로를 사용하는 것을 전제로 한 억세스시간의 손실을 없애줄 수가 있게 되어 억세스시간을 단축시켜 주는 것이 가능해지게 된다.

Claims (4)

  1. 스페어메모리셀어레이(18)을 갖는 메모리셀어레이(17)와, 이 메모리셀어레이(17)의 어드레스를 지정해 주는 제1어드레스지정수단, 상기 스페어메모리어레이(18)의 어드레스를 지정해 주는 제2어드레스지정수단, 상기 각 지정수단에 의해 지정되어진 선택선을 활성화시켜 주는 구동수단을 구비한 반도체기억장치에 있어서, 상기 메모리셀어레이(17)에 결함이 있는지 여부에 대응해서 소정출력을 발생시켜주는 프로그램회로(13)와, 이 프로그램회로(13)의 출력에 응답해서 상기 메모리셀어레이(13)에 결함이 없을때는 빠른 타이밍으로 상기 지정된 선택선에 활성화신호(WA)를 공급해 주고, 상기 메모리셀에 결함이 있을때는 상기 스페어셀어레이(18)의 선택에 필요한 시간만큼 지연시켜진 활성화신호(WA)를공급해주는 선택회로를 각각 구비한 것을 특징으로 하는 반도체기억장치.
  2. 제1항에 있어서, 상기 선택회로가, 지연회로(11)를 거친 활성화신호(WA)와, 지연회로(11)를 거치지 않은 활성화신호(WAD)를 절환시켜주는 스위칭회로(12)로 구성된 것을 특징으로 하는 반도체기억장치.
  3. 제1항에 있어서, 상기 선택회로가 적어도 2개의 서로 다른 지연시간을 갖는 활성화신호를 발생시켜 주는 가변지연회로(11')를 구성된 것을 특징으로 하는 반도체기억장치.
  4. 제2항 또는 제3항에 있어서, 상기 선택회로의 선택선이 워드선 또는 비트선으로 된 것을 특징으로 하는 반도체기억장치.
KR1019880003527A 1987-03-31 1988-03-30 반도체기억장치 KR910002029B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP62079156A JPS63244494A (ja) 1987-03-31 1987-03-31 半導体記憶装置
JP62-79156 1987-03-31
JP79156 1987-03-31

Publications (2)

Publication Number Publication Date
KR880011801A KR880011801A (ko) 1988-10-31
KR910002029B1 true KR910002029B1 (ko) 1991-03-30

Family

ID=13682099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880003527A KR910002029B1 (ko) 1987-03-31 1988-03-30 반도체기억장치

Country Status (3)

Country Link
US (1) US4905192A (ko)
JP (1) JPS63244494A (ko)
KR (1) KR910002029B1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5014242A (en) * 1987-12-10 1991-05-07 Hitachi, Ltd. Semiconductor device for a ram disposed on chip so as to minimize distances of signal paths between the logic circuits and memory circuit
JPH01256093A (ja) * 1988-04-05 1989-10-12 Matsushita Electric Ind Co Ltd レジスタファイル
US5208783A (en) * 1988-04-05 1993-05-04 Matsushita Electric Industrial Co., Ltd. Memory unit delay-compensating circuit
US4985865A (en) * 1988-12-21 1991-01-15 Texas Instruments Incorporated Asymmetrical delay for controlling word line selection
US5258958A (en) * 1989-06-12 1993-11-02 Kabushiki Kaisha Toshiba Semiconductor memory device
JPH0371500A (ja) * 1989-08-11 1991-03-27 Sony Corp 半導体メモリ
JP2659436B2 (ja) * 1989-08-25 1997-09-30 富士通株式会社 半導体記憶装置
JPH03104097A (ja) * 1989-09-18 1991-05-01 Fujitsu Ltd 半導体記憶装置
DE69126253D1 (de) * 1990-06-29 1997-07-03 Ibm Dynamischer wahlfreier Speicher mit hoher Geschwindigkeit und verlängerter Rückstell-/Vorladezeit
US5297086A (en) * 1990-07-31 1994-03-22 Texas Instruments Incorporated Method for initializing redundant circuitry
US5270974A (en) * 1990-09-07 1993-12-14 Alliance Semiconductor Corporation Monolithic fail bit memory
JP2619170B2 (ja) * 1990-10-02 1997-06-11 株式会社東芝 半導体メモリ及びその試験方法
KR940002272B1 (ko) * 1991-05-24 1994-03-19 삼성전자 주식회사 리던던시 기능을 가지는 반도체 메모리 장치
US5444405A (en) 1992-03-02 1995-08-22 Seiko Epson Corporation Clock generator with programmable non-overlapping clock edge capability
US5650739A (en) * 1992-12-07 1997-07-22 Dallas Semiconductor Corporation Programmable delay lines
DE69413478T2 (de) * 1993-07-30 1999-02-11 Sgs-Thomson Microelectronics, Inc., Carrollton, Tex. Inverter mit Verzögerungselement mit variabler Impedanz
JPH07141250A (ja) * 1993-09-20 1995-06-02 Fujitsu Ltd メモリ制御装置
JP3441780B2 (ja) * 1994-02-21 2003-09-02 日本テキサス・インスツルメンツ株式会社 クロック信号生成回路
FR2720852B1 (fr) * 1994-06-01 1996-08-02 Matra Mhs Dispositif de détection de transition engendrant une impulsion de durée variable.
JPH08181548A (ja) * 1994-12-26 1996-07-12 Mitsubishi Electric Corp 差動増幅回路、ｃｍｏｓインバータ、パルス幅変調方式用復調回路及びサンプリング回路
KR0164797B1 (ko) * 1995-03-31 1999-02-01 김광호 라이트 리커버리 제어회로 및 그 제어방법
US5892383A (en) * 1995-06-13 1999-04-06 Intel Corporation Parallel voltage controlled resistance elements
US5568433A (en) * 1995-06-19 1996-10-22 International Business Machines Corporation Memory array having redundant word line
JP3561792B2 (ja) * 1995-09-06 2004-09-02 株式会社ルネサステクノロジ クロック発生回路
GB9609834D0 (en) * 1996-05-10 1996-07-17 Memory Corp Plc Semiconductor device
US5798974A (en) * 1996-05-15 1998-08-25 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device realizing high speed access and low power consumption with redundant circuit
JPH11328972A (ja) 1998-05-18 1999-11-30 Mitsubishi Electric Corp 半導体装置、その設計方法およびその検査方法
JP2000059185A (ja) * 1998-08-14 2000-02-25 Nec Corp 同期遅延回路
US6111796A (en) * 1999-03-01 2000-08-29 Motorola, Inc. Programmable delay control for sense amplifiers in a memory
US6141272A (en) * 1999-09-02 2000-10-31 Micron Technology, Inc. Method and apparatus for programmable control signal generation for a semiconductor device
JP3376998B2 (ja) * 2000-03-08 2003-02-17 日本電気株式会社 半導体記憶装置
WO2003023628A1 (en) * 2001-09-11 2003-03-20 Koninklijke Philips Electronics N.V. Electric device with data communication bus
JP4308461B2 (ja) * 2001-10-05 2009-08-05 ラムバス・インコーポレーテッド 半導体記憶装置
US7122953B2 (en) * 2002-01-08 2006-10-17 Koninklijke Philips Electronics, N.V. High pressure discharge lamp and method of manufacturing an electrode feedthrough for such a lamp
US20030221147A1 (en) * 2002-05-21 2003-11-27 Nanya Technology Corporation Compression test circuit
US20040222832A1 (en) * 2003-05-09 2004-11-11 Chaiyuth Chansungsan Interpolator circuit
KR100560298B1 (ko) * 2003-10-31 2006-03-10 주식회사 하이닉스반도체 공정조건 또는 전압변동에 관계없이 일정한 지연양을가지는 지연회로 및 그를 이용한 펄스생성회로
JP4962828B2 (ja) * 2004-08-25 2012-06-27 マイクロン テクノロジー， インク． ワード線ドライバ回路およびこれを利用する方法
TWI504148B (zh) * 2012-10-23 2015-10-11 Mstar Semiconductor Inc 記憶體系統

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59203299A (ja) * 1983-05-06 1984-11-17 Nec Corp 冗長ビット付メモリ
JPS60114025A (ja) * 1983-11-25 1985-06-20 Nec Corp パルス回路

Also Published As

Publication number Publication date
US4905192A (en) 1990-02-27
KR880011801A (ko) 1988-10-31
JPS63244494A (ja) 1988-10-11

Similar Documents

Publication Publication Date Title
KR910002029B1 (ko) 반도체기억장치
US5349556A (en) Row redundancy circuit sharing a fuse box
US7274580B2 (en) Content addressable memory device
USRE37176E1 (en) Semiconductor memory
JP3129440B2 (ja) 冗長装置を有する集積半導体メモリ
EP0031386B1 (en) Semiconductor memory device
EP0347530B1 (en) Static random access memory device with a power dissipation reduction function
JP2002015592A (ja) メモリ回路のワード線に対するシフト冗長スキーム回路
EP0533096B1 (en) Addressing system free from multi-selection of word lines
KR940017062A (ko) 반도체집적회로의 워드라인 승압회로 및 그 제어회로
EP0881571B1 (en) Semiconductor memory device with redundancy
US6144591A (en) Redundancy selection circuit for semiconductor memories
US4658379A (en) Semiconductor memory device with a laser programmable redundancy circuit
US5022006A (en) Semiconductor memory having bit lines with isolation circuits connected between redundant and normal memory cells
US6201745B1 (en) Semiconductor memory device with redundant row substitution architecture and a method of driving a row thereof
EP1537583A1 (en) Device writing to a plurality of rows in a memory matrix simultaneously
US4987560A (en) Semiconductor memory device
US7002822B2 (en) Content addressable memory device
US5694368A (en) Memory device with efficient redundancy using sense amplifiers
US5390150A (en) Semiconductor memory device with redundancy structure suppressing power consumption
US5424986A (en) Semiconductor memory with power-on reset control of disabled rows
US6335897B1 (en) Semiconductor memory device including redundancy circuit adopting latch cell
CA2223222C (en) Data-bit redundancy for semiconductor memories
US6545920B2 (en) Defective address storage scheme for memory device
KR950009082B1 (ko) 반도체 메모리 소자의 로오 리던던시 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 17

EXPY Expiration of term