KR960005618A - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR960005618A
KR960005618A KR1019940017351A KR19940017351A KR960005618A KR 960005618 A KR960005618 A KR 960005618A KR 1019940017351 A KR1019940017351 A KR 1019940017351A KR 19940017351 A KR19940017351 A KR 19940017351A KR 960005618 A KR960005618 A KR 960005618A
Authority
KR
South Korea
Prior art keywords
data
data lines
sense amplifier
lines
semiconductor memory
Prior art date
Application number
KR1019940017351A
Other languages
English (en)
Other versions
KR100377646B1 (ko
Inventor
히로시 사또
게이이찌 요시다
데쯔야 쯔지까와
Original Assignee
가나이 쯔또무
가부시끼가이샤 히다찌세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가나이 쯔또무, 가부시끼가이샤 히다찌세이사꾸쇼 filed Critical 가나이 쯔또무
Publication of KR960005618A publication Critical patent/KR960005618A/ko
Application granted granted Critical
Publication of KR100377646B1 publication Critical patent/KR100377646B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits

Landscapes

  • Read Only Memory (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

반도체기억장치에 관한 것으로써, 고속인 데이타의 직렬 리드동작과 피크전류의 지감 및 인접 데이타선간에 있어서의 커플링의 영향을 경감시키기 위해, 기억정보에 따라서 높은 임계값전압 또는 낮은 임계값전압을 갖도록 된 기억트랜지스터가 매트릭스 배치되어 이루어지는 메모리어레이의 데이타선을 다수 블럭으로 분할하고, 시간적으로 분산되어 증폭동작을 실행하는 센스앰프에 의해서 신호증폭을 실행하고, 또, 인접해서 배치된 기수번째와 우수번째의 데이타선에 대응해서 제1군의 센스앰프와 제2군의 센스앰프로 분할하고, 한쪽의 센스앰프군의 출력신호를 직렬로 출력시키고 있는 동안에 워드선의 전환을 실행함과 동시에 다른쪽의 센스앰프군을 상기 전환된 워드선에 대응한 메모리셀로 부터의 리드신호의 증폭동작을 실행시킨다.
이러한 장치를 이용하는 것에 의해, 센스앰프가 시간적으로 분산해서 동작하므로 피크전류의 저감을 도모할 수 있고, 기수번째와 우수번째의 데이타선의 리드동작을 교대로 실행하도록 하는 것에 의해서 인접 데이타선간의 커플링잡음을 저감할 수 있어 고속으로 연속적인 직렬리드를 실행할 수 있다.

Description

반도체 기억장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 일괄소거형 EEPROM의 1실시예를 도시한 블럭도,
제2도는 상기 메모리매트와 그 주변부의 1실시예를 도시한 개략 회로도.

Claims (7)

  1. 여러개의 워드선, 여러개의 데아타선, 여러개의 메모리셀, 상기 여러개의 데이타선을 거쳐서 공급되는 선택된 워드선에 결합되는 메모리셀의 데이타를 증폭하여 출력하기 위한 센스앰프 및 상기 선택된 메모리셀의 데이타를 연속적으로 상기 센스앰프에 공급하기 위한 선택선호를 연속적으로 받은 선택스위치회로를 포함하며, 상기 여러개의 메모리셀의 각각의 메모리셀은 제1확산영역, 제2확산영역, 풀로팅게이트 및 컨트롤게이트를 갖고, 상기 컨트롤게이트는 여러개의 워드선중의 1개의 워드선에 결합되고, 제1확산영역은 여러개의 데이타선중의 1개의 데이타선에 결합되고, 상기 선택스위치회로는 받은 선택신호에 따라서 상기 여러개의 데이타선상의 데이타를 연속적으로 상기 센스앰프에 공급하고, 상기 센스앰프는 상기 여러개의 데이타선상의 데이타를 연속적으로 증폭하여 출력하는 반도체기억장치.
  2. 제1항에 있어서, 상기 센스앰프는 상기 여러개의 데이타선에 대응해서 마련되는 반도체기억장치.
  3. 제2항에 있어서, 각각의 센스앰프의 출력신호를 어드레스신호에 대응해서 선택하는 데이타선 선택회로를 또 포함하는 반도체기억장치.
  4. 여러개의 워드선, 여러개의 데아타선, 여러개의 메모리셀, 상기 여러개의 데이타선의 기수번째의 데이타선에 대응해서 마련되고, 상기 기수번째의 데이타선상의 데이타를 증폭하여 출력하는 제1센스앰프군 및 상기 여러개의 데이타선의 우수번째의 데이타선에 대응해서 마련되고, 상기 우수번째의 데이타선상의 데이타를 증폭하여 출력하는 제2센스앰프군을 포함하며, 상기 여러개의 메모리셀의 각각의 메모리셀은 제1확산영역, 제2확산영역, 풀로팅게이트 및 컨트롤게이트를 갖고, 상기 컨트롤게이트는 여러개의 워드선중의 1개의 워드선에 결합되고, 제1확산영역은 여러개의 데이타선중의 1개의 데이타선에 결합되고, 상기 한쪽의 센서앰프군이 출력신호를 연속적으로 출력시키고 있는동안에 워드선의 전환이 실행되고, 다른쪽의 센스앰프군은 상기 전환된워드선에 대응한 메모리셀로 부터의 데이타를 증폭하는 반도체기억장치.
  5. 제4항에 있어서, 상기 기수번째와 우수번째로 분할된 데이타선의 각각은 비선택상태로 될때 접지전위를 공급하기 위한 스위치 MOSFET가 결합되는 반도체기억장치.
  6. 제4항에 있어서, 상기 기수번째와 우수번째로 분할된 데이타선의 각각은 비선택상태로 될때 풀로팅상태로 되는 반도체기억장치.
  7. 제4항에 있어서, 상기 기수번째의 데이타선을 선택하기 위한 어드레스, 상기 우수번째의 데이타선을 선택하기 위한 어드레스와 워드선의 전환을 위한 어드레스는 외부단자에서 공급되는 클럭신호에 동기해서 스테핑시켜지는 어드레스발생회로에 의해 형성되는 반도체기억장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940017351A 1993-07-26 1994-07-19 반도체기억장치 KR100377646B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP93-203570 1993-07-26
JP20357093A JP3432548B2 (ja) 1993-07-26 1993-07-26 半導体記憶装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021099A Division KR100368195B1 (ko) 1993-07-26 1999-06-08 반도체기억장치

Publications (2)

Publication Number Publication Date
KR960005618A true KR960005618A (ko) 1996-02-23
KR100377646B1 KR100377646B1 (ko) 2004-03-25

Family

ID=16476319

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019940017351A KR100377646B1 (ko) 1993-07-26 1994-07-19 반도체기억장치
KR1019990021099A KR100368195B1 (ko) 1993-07-26 1999-06-08 반도체기억장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019990021099A KR100368195B1 (ko) 1993-07-26 1999-06-08 반도체기억장치

Country Status (5)

Country Link
US (3) US5473570A (ko)
JP (1) JP3432548B2 (ko)
KR (2) KR100377646B1 (ko)
CN (1) CN1043275C (ko)
TW (1) TW376520B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656874B1 (ko) * 2004-07-28 2006-12-12 엠시스랩 주식회사 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법
KR100680529B1 (ko) * 2005-12-13 2007-02-08 기아자동차주식회사 차량 아웃사이드 미러 거울면의 댐핑 지지 구조

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5732010A (en) * 1992-09-22 1998-03-24 Kabushiki Kaisha Toshiba Dynamic random access memory device with the combined open/folded bit-line pair arrangement
KR100566464B1 (ko) * 1995-01-31 2006-03-31 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
TW407234B (en) 1997-03-31 2000-10-01 Hitachi Ltd Semiconductor memory device, non-volatile semiconductor memory device and data reading method thereof
KR100259577B1 (ko) * 1997-05-29 2000-06-15 김영환 반도체 메모리
JP3311979B2 (ja) * 1997-12-12 2002-08-05 株式会社東芝 半導体集積回路装置
JPH11213684A (ja) * 1998-01-28 1999-08-06 Toshiba Corp 不揮発性半導体メモリ
US6829184B2 (en) * 2002-01-28 2004-12-07 Intel Corporation Apparatus and method for encoding auto-precharge
KR100468733B1 (ko) * 2002-06-07 2005-01-29 삼성전자주식회사 스큐드 버스 구동 방법 및 회로
US6747898B2 (en) * 2002-07-08 2004-06-08 Micron Technology, Inc. Column decode circuit for high density/high performance memories
CN100354971C (zh) * 2002-11-08 2007-12-12 株式会社日立制作所 半导体存储装置
KR100546385B1 (ko) * 2003-09-30 2006-01-26 삼성전자주식회사 입출력라인 감지증폭기와 입출력라인 드라이버 제어방법및 이를 이용하는 반도체 메모리장치
JP4833073B2 (ja) * 2004-09-29 2011-12-07 スパンション エルエルシー 半導体装置及びデータ読み出し方法
US7209406B2 (en) * 2005-05-19 2007-04-24 Macronix International Co., Ltd. Memory device with rapid word line switch
US7706183B2 (en) * 2005-07-27 2010-04-27 Spansion Llc Read mode for flash memory
KR102084461B1 (ko) 2013-03-04 2020-04-14 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치
JP5502218B2 (ja) * 2013-03-04 2014-05-28 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置
US9601167B1 (en) 2015-03-02 2017-03-21 Michael C. Stephens, Jr. Semiconductor device having dual-gate transistors and calibration circuitry

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3177270D1 (de) * 1980-10-15 1992-02-27 Toshiba Kawasaki Kk Halbleiterspeicher mit datenprogrammierzeit.
JPS6325894A (ja) * 1986-07-18 1988-02-03 Hitachi Ltd 半導体記憶装置
JP2600304B2 (ja) * 1988-06-30 1997-04-16 三菱電機株式会社 半導体記憶装置とこれを用いたデータパス
NL8802125A (nl) * 1988-08-29 1990-03-16 Philips Nv Geintegreerde geheugenschakeling met parallelle en seriele in- en uitgang.
JP2633645B2 (ja) * 1988-09-13 1997-07-23 株式会社東芝 半導体メモリ装置
EP0363031B1 (en) * 1988-09-20 1994-11-17 Fujitsu Limited Serial input/output semiconductor memory
JP2900523B2 (ja) * 1990-05-31 1999-06-02 日本電気株式会社 不揮発性半導体メモリ装置の書込回路
US5289413A (en) * 1990-06-08 1994-02-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device with high-speed serial-accessing column decoder
JP2723695B2 (ja) * 1991-07-02 1998-03-09 シャープ株式会社 半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100656874B1 (ko) * 2004-07-28 2006-12-12 엠시스랩 주식회사 피크전류의 크기를 저감하는 고속 입력 디스플레이드라이버와 이를 이용한 데이터 입력방법
KR100680529B1 (ko) * 2005-12-13 2007-02-08 기아자동차주식회사 차량 아웃사이드 미러 거울면의 댐핑 지지 구조

Also Published As

Publication number Publication date
CN1043275C (zh) 1999-05-05
US5473570A (en) 1995-12-05
KR100368195B1 (ko) 2003-01-24
US5654916A (en) 1997-08-05
TW376520B (en) 1999-12-11
JP3432548B2 (ja) 2003-08-04
KR100377646B1 (ko) 2004-03-25
CN1102903A (zh) 1995-05-24
JPH0745087A (ja) 1995-02-14
US5699311A (en) 1997-12-16

Similar Documents

Publication Publication Date Title
KR960005618A (ko) 반도체 기억장치
KR950006869A (ko) 반도체 기억장치
KR970051296A (ko) 다수의 뱅크를 갖는 반도체 메모리 장치
KR890017706A (ko) 다이나믹형 반도체 기억장치
KR920013456A (ko) 반도체 기억장치
KR960002350A (ko) 저전력 셀프리프레쉬 및 번-인 기능을 가지는 반도체메모리장치
TW344819B (en) Semiconductor memory device
KR920020508A (ko) 다중 워드 라인 선택기를 구비한 다이내믹 랜덤 억세스 메모리 장치
KR960005620A (ko) 비휘발성 메모리
KR950020703A (ko) 반도체 기억 장치(Semiconductor Memory Device)
KR970063252A (ko) 다층 메모리 셀 어레이를 갖는 반도체 메모리 장치
KR910013285A (ko) 불휘발성 반도체메모리
KR960015230A (ko) 반도체 기억 장치
JP2865078B2 (ja) 半導体記憶装置
KR920006983A (ko) 저잡음 감지 구조를 가진 반도체 메모리 장치
US5297105A (en) Semiconductor memory circuit
KR920006980B1 (ko) 이중 파워라인을 갖는 다이나믹램의 센스증폭기
KR880010420A (ko) 분할된 비트 부하와 데이타 버스 라인을 갖는 반도체 메모리
EP0017862B1 (en) Memory device
US20010046178A1 (en) Semiconductor memory device having burst readout mode and data readout method
KR890001095A (ko) 전류전압 변환회로를 갖는 센스회로 및 그 반도체 메모리
KR900006977A (ko) 반도체기억장치
KR970071790A (ko) 메모리 회로
JPH08273368A (ja) 半導体記憶装置
KR950015392A (ko) 다이내믹 메모리

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120223

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 11

EXPY Expiration of term