KR950704769A - 윈도우 운영용으로 설계된 프레임버퍼 시스템에서 스크롤링 속도를 증가시키는 방법 및 장치(method and apparatus for increasing the rate of scrolling in a frame buffer system designed for windowing operations) - Google Patents

윈도우 운영용으로 설계된 프레임버퍼 시스템에서 스크롤링 속도를 증가시키는 방법 및 장치(method and apparatus for increasing the rate of scrolling in a frame buffer system designed for windowing operations)

Info

Publication number
KR950704769A
KR950704769A KR1019950702525A KR19950702525A KR950704769A KR 950704769 A KR950704769 A KR 950704769A KR 1019950702525 A KR1019950702525 A KR 1019950702525A KR 19950702525 A KR19950702525 A KR 19950702525A KR 950704769 A KR950704769 A KR 950704769A
Authority
KR
South Korea
Prior art keywords
data
array
circuit
row
latching circuit
Prior art date
Application number
KR1019950702525A
Other languages
English (en)
Other versions
KR100355077B1 (ko
Inventor
프리엠 커티스
맬러쵸스키 크리스
실버맨 릭
진 장 수엔
Original Assignee
리 패츠
선 마이크로시스템즈 인코퍼레이티드
와이. 비. 라
삼성 세미콘덕터 인코퍼레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 리 패츠, 선 마이크로시스템즈 인코퍼레이티드, 와이. 비. 라, 삼성 세미콘덕터 인코퍼레이티드 filed Critical 리 패츠
Publication of KR950704769A publication Critical patent/KR950704769A/ko
Application granted granted Critical
Publication of KR100355077B1 publication Critical patent/KR100355077B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/34—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling
    • G09G5/346—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators for rolling or scrolling for systems having a bit-mapped display memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)

Abstract

메모리어레이 어레이 액세스하는 회로, 각각이 어레이로부터 동시에 판독될 수 있는 어레이내 1항의 픽셀 대부분과 등가인 다수의 픽셀값을 저장할 수 있는 다수의 래치, 및 래치에 저장된 데이타를 어레이의 1행의 메모리셀에 동시에 기입하는 회로를 포함하여 1행의 픽셀이 최소한시간주기로 판독되고 어레이 버스로 재기입될 수 있게하는 프레임버퍼에 관한 것이다.

Description

윈도우 운영용으로 설계된 프레임버퍼 시스템에서 스크롤링 속도를 증가시키는 방법 및 장치(METHOD AND APPARATUS FOR INCREASING THE RATE OF SCROLLING IN A FRAME BUFFER SYSTEM DESIGNED FOR WINDOWING OPERATION)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 포함할 수 있는 컴퓨터 시스템을 도시한 블록도.

Claims (20)

  1. 메모리셀의 다수의 행과 열을 포함하는 메모리 어레이; 어레이를 액세스하는 회로; 다수의 픽셀값을 정의하기에 충분한 데이타를 저장하는 래칭회로; 어레이로부터 1행의 픽셀의 일부를 정의하는 데이타를 판독하고 래칭회로에 데이타를 저장하는 회로; 및 어레이 1행의 메모리셀에 래칭회로에 저장된 데이타를 기입하는 회로로 구성되는 것을 특징으로 하는 프레임버퍼.
  2. 제1항에 있어서, 래칭회로는 디스플레이의 1행의 일부에 픽셀을 정의하는 데이타를 각각 저장할 수 있는 4개의 개별 래치로 구성되며, 어레이로부터 1행의 픽셀 일부를 정의하는 데이타를 판독하는 래칭회로에 데이타를 저장하는 회로는 메모리어레이의 다수의 열로부터 데이터를 동시에 판독하는 회로 및 래치중 하나에 판독된 데이타를 동시에 기입하는 회로로 구성되는 것을 특징으로 하는 프레임버퍼.
  3. 제2항에 있어서, 어레이의 1행의 메모리셀에 래칭회로에 저장된 데이타를 기입하는 회로는 래치로부터 메모리 어레이의 다수의 열내 메모리셀에 대이터를 동시에 기입하는 회로로 구성되는 것을 특징으로 하는 프레임 버퍼.
  4. 제3항에 있어서, 래치로부터 메모리어레이의 다수의 열내 메모리셀에 데이타를 동시에 기입하는 회로는 각각이 어레이의 열에 데이타를 전송하도록 배열되는 각 플레인 내의 다수의 멀티플렉서, 및 멀티플렉서가 어레이로의 전송을 위해 개별의 래치내 데이타를 선택하게 하는 수단으로 구성되는 것을 특징으로 하는 프레임버퍼.
  5. 제4항에 있어서, 멀티플렉서에 연결된 버스, 버스용 데이타소스 및 멀티플렉서가 어레이로의 전송을 위해 버스로부터 데이타를 선택하게 하는 수단을 더 포함하는 것을 특징으로 하는 프레임 버퍼.
  6. 제4항에 있어서, 멀티플렉서에 연결된 버스, 버스상에 제공될 수 있는 제어신호소스, 및 제어신호에 응답하여 개별래치로부터 어레이로 전송된 데이타를 클립핑하는 수단을 더 포함하는 것을 특징으로 하는 프레임버퍼.
  7. 제6항에 있어서, 제어신호에 응답하여 개별래치로부터 어레이로 전송된 데이타를 클립핑하는 수단은 어레이로의 전송을 위해 멀티플렉서가 개별래치에서 데이타를 선택하게 하는 수단에 의해 선택된 특정데이타의 전송을 제어신호에 응답하여 디스에이블 하는 수단을 구성하는 것을 특징으로 하는 프레임버퍼.
  8. 제3항에 있어서, 1행의 어레이의 메모리셀에 래칭회로에 저장된 데이타를 기입하는 회로는 데이타가 래칭회로로 판독되었던 열과 다른 열에 데이타를 기입하는 회로로 구성되는 것을 특징으로 하는 프레임 버퍼.
  9. 제8항에 있어서, 데이타가 래칭회로로 판독되었던 열과 다른열에 데이타를 기입히는 회로는 어레이로의 기입동안 열주소를 변경하는 수단으로 구성되는 것을 특징으로 하는 프레임 버퍼.
  10. 컴퓨터 시스템에 있어서, 중앙처리장치를 포함하는 다수의 구성요소; 메인 메모리; 구송요서간의 정보전송용 시스템버스; 및 프레임 버퍼로 구성되며, 상기 프레임버퍼는 각각의 플레인이 메모리셀의 다수의 행 및 열을 포함하는 다수의 플레인을 포함하는 메모리 어레이; 어레이를 액세스하는 회로; 다수의 픽셀값을 정의하기에 충분한 데이타를 저장하는 래칭회로; 어레이로부터 다수의 픽셀을 정의하는 데이타를 판독하고 래칭회로에 데이타를 저자하는 회로; 및 1행의 어레이의 메모리셀에 래칭회로에 저장된 데이타를 기입하는 회로로 구성되며, 래칭회로로 그리고 래칭회로로부터 데이타를 판독 및 기입하는데 필요한 시간은 시스템버스를 사용하여 픽셀데이타를 전송하는 동작에서 개별의 픽셀을 표현하는 데이타를 판독 및 깅비하는데 필요한 시간보다 적어도 하나의 위수만큼 작은 것을 특징으로 하는 컴퓨터 시스템.
  11. 제10항에 있어서, 래칭회로는 각각1행의 디스플레이의 일부에 픽셀을 정의하는 데이타를 저장할 수 있는 4개의 개별래치로 구성되며, 어레이로부터 다수의 픽셀을 정의하는 데이타를 판독하고 래칭회로에 데이타를 저장하는 회로는 메모리 어레이의 다수의 플레인 및 다수의 열로부터 데이타를 동시에 판독하는 회로, 및 래치 중 하나에 판독된 데이타를 동시에 기입하는 회로로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  12. 제11항에 있어서, 1행의 어레이의 메모리셀에 래칭회로에 저장된 데이타를 기입하는 회로는 래치로부터 메모리어레이의 다수의 플레인 및 다수의 열내 메모리셀에 동시에 데이타를 기입하는 회로로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  13. 제12항에 있어서, 래치로부터 메모리어레이의 다수의 플레인 및 다수의 열내 메모리셀에 동시에 데이타를 기입하는 회로는 각각이 어레이의 열에 데이타를 전송하도록 배열되는 각 플레인내의 다수의 멀티플렉서 및 멀티플렉서가 어레이로의 전송을 위해 개별 래치내 데이타를 선택하도록 하는 수단으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  14. 제13항에 있어서, 멀티플렉서로의 시스템버스용 데이타소스 및 멀티플렉서가 어레이로의 전송을 위해 시스템버스상의 데이타를 선택하게 하는 수단을 더 포함하는 것을 특징으로 하는 컴퓨터 시스템.
  15. 제13항에 있어서, 시스템버스상에 제공될 수 있는 제어신호소스 및 제어신호에 응답하여 개별래치로부터 어레이로 전송되는 데이타를 글립핑하는 수단을 더 포함하는 것을 특징으로하는 컴퓨터 시스템.
  16. 제15항에 있어서, 제어신호에 응답하여 개별래치로부터 어레이로 전송되는 데이타를 클립핑하는 수단은 멀리틀랙서가 어레이로의 전송을 위해 개별래치내 데이타를 선택하게 하는 수단에 의해 선택된 특정데이타의 전송을 제어신호에 응답하여 디스에이블하는 수단으로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  17. 제12항에 있어서, 1행의 어레이의 메모리셀에 래칭회로에 저장된 데이타를 기입하는 회로는 데이타가 래칭회로로 판독되었던 열과 다른 열데 데이타를 기입하는 회로로 구성되는 것을 특징으로 하는 컴퓨터 시스템.
  18. 메모리셀의 다수의 행 및 열을 포함하는 메모리 어레이; 어레이를 액세스하는 회로; 및 메모리 어레이내 제1위치로부터 메모리 어레이내 제2위치로 1행의 픽셀과 등가의 픽셀데이타를 전송하는 프레임버퍼내 버스 수단으로 구성되는 것을 특징으로 하는 프레임버퍼.
  19. 제18항에 있어서, 메모리 어레이내 제1위치로부터 메모리 어레이내 제2위치로 1행의 픽셀과 등가의 픽셀데이타를 전송하는 프레임버퍼내 버스수단은 제1행의 픽셀을 정의하기에 충분한 데이타를 저장하는 래칭회로, 어레이로부터 1행의 픽셀내 픽셀값의 많은 수를 정의 하는 데이타를 판독하고 래칭회로에 데이타를 저장하는회로; 및 어레이의 제2행의 메모리셀에 래칭회로에 저장된 데이타를 기입하는 회로로 구성되는 것을 특징으로 하는 프레임 버퍼.
  20. 각각이 메모리셀의 다수의 행 및 열을 포함하는 다수의 플레인을 포함하는 메모리 어레이, 어레이를 액세스하는 회로, 및 제1행의 픽셀의 정의하기에 충분한 데이타를 저장하는 프레임버퍼내 래칭회로로 구성되는 프레임버퍼에서 제1행으로부터 제2행의 픽셀데이타행을 전송하는 방법에 있어서, 메모리 어레이내 메모리 위치의 제1행으로부터 프레임버퍼내의 래칭회로로 1행의 픽셀과 등가인 픽셀데이타를 전송하는 단계; 및 어레이의 제2행의 메모리셀에 래칭회로에 저장된 픽셀 데이타를 기입하는 단계로 구성되는 것을 특징으로 하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950702525A 1993-10-29 1994-10-27 윈도우 운영용으로 설계된 프레임버퍼 시스템에서 스크롤링속도를 증가시키는 방법 및 장치 KR100355077B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14579193A 1993-10-29 1993-10-29
US08/145791 1993-10-29
PCT/US1994/012315 WO1995012191A1 (en) 1993-10-29 1994-10-27 Method for increasing the rate of scrolling in a frame buffer

Publications (2)

Publication Number Publication Date
KR950704769A true KR950704769A (ko) 1995-11-20
KR100355077B1 KR100355077B1 (ko) 2002-12-26

Family

ID=22514569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950702525A KR100355077B1 (ko) 1993-10-29 1994-10-27 윈도우 운영용으로 설계된 프레임버퍼 시스템에서 스크롤링속도를 증가시키는 방법 및 장치

Country Status (6)

Country Link
US (1) US5805133A (ko)
EP (1) EP0677200B1 (ko)
JP (1) JPH08505244A (ko)
KR (1) KR100355077B1 (ko)
DE (1) DE69430296T2 (ko)
WO (1) WO1995012191A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6141024A (en) * 1997-02-03 2000-10-31 Ati Technologies, Inc Generating color text
US7313764B1 (en) * 2003-03-06 2007-12-25 Apple Inc. Method and apparatus to accelerate scrolling for buffered windows
JP2004287165A (ja) * 2003-03-24 2004-10-14 Seiko Epson Corp 表示ドライバ、電気光学装置、電子機器及び表示駆動方法
US7492371B2 (en) * 2005-12-02 2009-02-17 Seiko Epson Corporation Hardware animation of a bouncing image
US9116607B2 (en) 2011-05-11 2015-08-25 Microsoft Technology Licensing, Llc Interface including selectable items corresponding to single or multiple data items
US8949857B2 (en) 2011-07-15 2015-02-03 Microsoft Corporation Value provider subscriptions for sparsely populated data objects
US9377940B2 (en) * 2013-02-28 2016-06-28 Facebook, Inc. Predictive pre-decoding of encoded media item

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1526232A (en) * 1975-10-08 1978-09-27 Texas Instruments Ltd Digital data storage systems
US4648077A (en) * 1985-01-22 1987-03-03 Texas Instruments Incorporated Video serial accessed memory with midline load
GB2180729B (en) * 1985-09-13 1989-10-11 Sun Microsystems Inc Method and apparatus for dma window display
US4752893A (en) * 1985-11-06 1988-06-21 Texas Instruments Incorporated Graphics data processing apparatus having image operations with transparent color having a selectable number of bits
US4769637A (en) * 1985-11-26 1988-09-06 Digital Equipment Corporation Video display control circuit arrangement
US5170157A (en) * 1986-05-20 1992-12-08 Takatoshi Ishii Memory device for an image display apparatus having a serial port and independently operable data registers
JPS6358395A (ja) * 1986-08-11 1988-03-14 テクトロニックス・インコ−ポレイテッド カラ−表示装置
KR960001106B1 (ko) * 1986-12-17 1996-01-18 가부시기가이샤 히다찌세이사꾸쇼 반도체 메모리
US4823302A (en) * 1987-01-30 1989-04-18 Rca Licensing Corporation Block oriented random access memory able to perform a data read, a data write and a data refresh operation in one block-access time
US5249159A (en) * 1987-05-27 1993-09-28 Hitachi, Ltd. Semiconductor memory
US5042013A (en) * 1987-05-27 1991-08-20 Hitachi, Ltd. Semiconductor memory
US4875196A (en) * 1987-09-08 1989-10-17 Sharp Microelectronic Technology, Inc. Method of operating data buffer apparatus
US5093805A (en) * 1990-06-20 1992-03-03 Cypress Semiconductor Corporation Non-binary memory array
JPH04216392A (ja) * 1990-12-18 1992-08-06 Mitsubishi Electric Corp ブロックライト機能を備える半導体記憶装置
US5261049A (en) * 1991-07-22 1993-11-09 International Business Machines Corporation Video RAM architecture incorporating hardware decompression
US5282177A (en) * 1992-04-08 1994-01-25 Micron Technology, Inc. Multiple register block write method and circuit for video DRAMs
US5319606A (en) * 1992-12-14 1994-06-07 International Business Machines Corporation Blocked flash write in dynamic RAM devices
US5442748A (en) * 1993-10-29 1995-08-15 Sun Microsystems, Inc. Architecture of output switching circuitry for frame buffer
US5533187A (en) * 1993-10-29 1996-07-02 Sun Microsystems, Inc Multiple block mode operations in a frame buffer system designed for windowing operations
KR100335474B1 (ko) * 1993-10-29 2002-09-26 삼성세미콘덕터, 인코포레이티드 윈도우잉동작용으로설계된프레임버퍼시스템
US5539430A (en) * 1993-10-29 1996-07-23 Sun Microsystems, Inc. Pipelined read write operations in a high speed frame buffer system
US5504855A (en) * 1993-10-29 1996-04-02 Sun Microsystems, Inc. Method and apparatus for providing fast multi-color storage in a frame buffer

Also Published As

Publication number Publication date
EP0677200B1 (en) 2002-04-03
US5805133A (en) 1998-09-08
KR100355077B1 (ko) 2002-12-26
DE69430296D1 (de) 2002-05-08
EP0677200A1 (en) 1995-10-18
WO1995012191A1 (en) 1995-05-04
DE69430296T2 (de) 2002-11-07
JPH08505244A (ja) 1996-06-04
EP0677200A4 (en) 1996-07-24

Similar Documents

Publication Publication Date Title
KR100279039B1 (ko) 개선된 메모리 구조, 장치, 시스템 및 이를 사용하는 방법
JPS60145595A (ja) 集積回路ランダム・アクセス・メモリ装置
KR960700476A (ko) 프레임 버퍼용 출력 스위칭 회로의 구조(architecture of output switching circuitry for frame buffer)
GB2149157A (en) High-speed frame buffer refresh apparatus and method
EP0398510B1 (en) Video random access memory
KR950704741A (ko) 윈도우잉 동작용으로 설계된 프레임 버퍼 시스템(frame buffer system designed for windowing operations)
KR950006578A (ko) 고속 카피 수단을 갖는 프레임 버퍼를 구성하기 위한 방법 및 장치
US4368461A (en) Digital data processing device
KR950704744A (ko) 프레임 버퍼내에 고속 멀티-컬러 저장장소를 제공하기 위한 방법 및 장치(method and apparatus for providing fast multi-color storage in a frame buffer)
CA1242540A (en) Plasma panel display selectively updatable on pel line basis
KR950704769A (ko) 윈도우 운영용으로 설계된 프레임버퍼 시스템에서 스크롤링 속도를 증가시키는 방법 및 장치(method and apparatus for increasing the rate of scrolling in a frame buffer system designed for windowing operations)
EP0680651B1 (en) Pipeline read write operations in a high speed frame buffer system
KR960700490A (ko) 행방향 주소 스트로브 사이클을 갖지않고 프레임버퍼에 영향을 미치는 동작을 제공하기 위한 방법 및 장치(method and apparatus for providing operations affecting a frame buffer without a row adderss strobe cycle)
EP0677192B1 (en) Multiple block mode operations in a frame buffer system designed for windowing operations
KR100472478B1 (ko) 메모리 억세스 제어방법 및 장치
JPH1092172A (ja) データ読取り／書込み機能を有する半導体メモリ装置
KR950009076B1 (ko) 듀얼포트 메모리와 그 제어방법
KR920022289A (ko) 영상 부분 표시 장치
KR950023576A (ko) 듀얼포트를 가지는 그래픽램 및 그래픽램의 시리얼데이타 액세스방법
KR910000301B1 (ko) 컴퓨터의 사용자 정의 문자 입출력장치 및 방법
JPH0758431B2 (ja) アドレス線およびデータ線の接続システム
KR100281250B1 (ko) 개선된 메모리 구조, 장치, 시스템 및 이를 이용하는 방법
JPH0340044A (ja) 画像メモリシステム
JPH03179573A (ja) 画像記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060908

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee