KR840007185A - 다중동기장치 - Google Patents

다중동기장치 Download PDF

Info

Publication number
KR840007185A
KR840007185A KR1019830005786A KR830005786A KR840007185A KR 840007185 A KR840007185 A KR 840007185A KR 1019830005786 A KR1019830005786 A KR 1019830005786A KR 830005786 A KR830005786 A KR 830005786A KR 840007185 A KR840007185 A KR 840007185A
Authority
KR
South Korea
Prior art keywords
signal
input terminals
output terminal
carry
input
Prior art date
Application number
KR1019830005786A
Other languages
English (en)
Inventor
죠셉톰슨 데니시
Original Assignee
오레그 이. 엘버
웨스턴 일렉트릭 캄파니 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오레그 이. 엘버, 웨스턴 일렉트릭 캄파니 인코포레이티드 filed Critical 오레그 이. 엘버
Publication of KR840007185A publication Critical patent/KR840007185A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Control Of Multiple Motors (AREA)
  • Hardware Redundancy (AREA)
  • Information Transfer Systems (AREA)

Abstract

내용 없음

Description

다중동기장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명인 동기장치의 실시예를 블록 다이아그램.
제2도는 제1도에 도시되어 있는 전가산기(fulladder)회로의 논리 다이아그램.
제3도는 본 발명 장치의 제2실시예용으로 구성된 전가산기의 블록 다이아그램.

Claims (5)

  1. 복수의 데이타 저장소자의 동작을 가장 늦은 소자에 동기시키는 장치에 있어서 동작할 준비가 되었다는 것을 지시해주는 제1신호(IRF)와 동작 완료를 지시해주는 제2신호(ORE)를 선택적으로 발생시키는 출력단자와, 소자를 동작시키게 하는 제3신호(TTS)와 소자의 동작을 멈추게 하는 제4신호(TOS)를 받아들이는 입력단자를 가지고 있고, 복수의 입력단자가 여러개의 소자의 출력단자에 연결되어 있고, 출력단자가 여러개의 소자의 입력 단자에 연결되어 있어, 모든 입력단자에 제1 신호를 감지하면 출력단자에 제3신호를 발생하기 시작하여 입력단자중 적어도 하나가 제1신호를 띠는 동안 계속적으로 제3 신호를 발생하는 제1동기소자(110) 및 모든 입력단자에 제2신호를 감지하면 출력단자에 제4 신호를 발생하기 시작하여 입력단자중 적어도 하나가 제2 신호를 띠는 동안 계속적으로 제4신호를 발생하는 제2동기소자를 특징으로 하는 다중 동기장치.
  2. 제1항에 의한 장치에 있어서, 각각의 상기 자료 저장소자가 적어도 한개이상의 선입 선출 버퍼 메모리를 포함하는 것을 특징으로 하는 다중 동기장치.
  3. 제1항에 의한 장치에 있어서, 각각의 상기 제1 및 제2 동기소자가 적어도 하나의 전가산기를 포함하는 것을 특징으로 하는 다중 동기장치.
  4. 제1항에 의한 장치에 있어서, 각각의 상기 제1 및 제2 동기소자가 제1(A1,A2,A3,A4)및 제(B1,B2,B3,B4)세트의 2진어 입력단자, 캐리 입력단자(CO), 및 캐리 출력단자(C4)를 가지고 있으며, 제2세트의 2진어 입력단자가 캐리 출력단자에 연결된 것을 특징으로 하는 다중 동기장치.
  5. ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019830005786A 1982-12-10 1983-12-07 다중동기장치 KR840007185A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/448,824 US4493053A (en) 1982-12-10 1982-12-10 Multi-device apparatus synchronized to the slowest device
US448824 1982-12-10

Publications (1)

Publication Number Publication Date
KR840007185A true KR840007185A (ko) 1984-12-05

Family

ID=23781827

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019830005786A KR840007185A (ko) 1982-12-10 1983-12-07 다중동기장치

Country Status (11)

Country Link
US (1) US4493053A (ko)
EP (1) EP0128171A4 (ko)
JP (1) JPS60500074A (ko)
KR (1) KR840007185A (ko)
AU (1) AU553979B2 (ko)
CA (1) CA1203918A (ko)
ES (1) ES8407225A1 (ko)
FI (1) FI834517A (ko)
GB (1) GB2131987B (ko)
IT (1) IT1168983B (ko)
WO (1) WO1984002406A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0131658B1 (en) * 1983-07-08 1987-10-28 International Business Machines Corporation A synchronisation mechanism for a multiprocessing system
JPS6345670A (ja) * 1986-08-13 1988-02-26 Hitachi Ltd プロセツサ間同期装置
US4995005A (en) * 1986-09-18 1991-02-19 Advanced Micro Devices, Inc. Memory device which can function as two separate memories or a single memory
US4962483A (en) * 1986-09-18 1990-10-09 Advanced Micro Devices, Inc. Cascading FIFO memory devices for sequential storing
EP0475282B1 (en) * 1990-09-14 1998-12-16 Hitachi, Ltd. Synchronous method and apparatus for processors
JPH0520284A (ja) * 1991-07-16 1993-01-29 Matsushita Electric Ind Co Ltd パラレルプロセツサシステム
US5832253A (en) * 1993-12-06 1998-11-03 Cpu Technology, Inc. Multiprocessors system for selectively wire-oring a combination of signal lines and thereafter using one line to control the running or stalling of a selected processor
US5499376A (en) * 1993-12-06 1996-03-12 Cpu Technology, Inc. High speed mask and logical combination operations for parallel processor units
US6018778A (en) * 1996-05-03 2000-01-25 Netcell Corporation Disk array controller for reading/writing striped data using a single address counter for synchronously transferring data between data ports and buffer memory
US5781766A (en) * 1996-05-13 1998-07-14 National Semiconductor Corporation Programmable compensating device to optimize performance in a DRAM controller chipset
US6243770B1 (en) 1998-07-21 2001-06-05 Micron Technology, Inc. Method for determining status of multiple interlocking FIFO buffer structures based on the position of at least one pointer of each of the multiple FIFO buffers
DE19983969T1 (de) * 1999-07-06 2002-10-10 Mitsubishi Electric Corp Antriebssteuersystem
US6836840B2 (en) * 2001-07-30 2004-12-28 International Business Machines Corporation Slaves with identification and selection stages for group write
US6836852B2 (en) * 2001-10-29 2004-12-28 Agilent Technologies, Inc. Method for synchronizing multiple serial data streams using a plurality of clock signals
CN106817508B (zh) 2015-11-30 2019-11-22 华为技术有限公司 一种同步对象确定方法、装置和系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3810103A (en) * 1972-04-03 1974-05-07 Hawlett Packard Co Data transfer control apparatus
US3919695A (en) * 1973-12-26 1975-11-11 Ibm Asynchronous clocking apparatus
US3972034A (en) * 1975-05-12 1976-07-27 Fairchild Camera And Instrument Corporation Universal first-in first-out memory device
US4153941A (en) * 1976-11-11 1979-05-08 Kearney & Trecker Corporation Timing circuit and method for controlling the operation of cyclical devices

Also Published As

Publication number Publication date
FI834517A (fi) 1984-06-11
IT8324094A0 (it) 1983-12-09
GB8332602D0 (en) 1984-01-11
US4493053A (en) 1985-01-08
ES527918A0 (es) 1984-08-16
IT1168983B (it) 1987-05-20
FI834517A0 (fi) 1983-12-09
GB2131987A (en) 1984-06-27
AU2341984A (en) 1984-07-05
EP0128171A4 (en) 1987-04-28
EP0128171A1 (en) 1984-12-19
JPS60500074A (ja) 1985-01-17
ES8407225A1 (es) 1984-08-16
WO1984002406A1 (en) 1984-06-21
GB2131987B (en) 1986-02-12
CA1203918A (en) 1986-04-29
AU553979B2 (en) 1986-07-31

Similar Documents

Publication Publication Date Title
KR840007185A (ko) 다중동기장치
KR910010529A (ko) 시프트 레지스터 장치
KR920001518A (ko) 반도체 집적회로
KR850003644A (ko) 주파수 검파기
KR920704428A (ko) 고속 프리스케일러
KR850005641A (ko) 개량된 통신제어 장치에 사용된 데이터(data) 처리장치
KR850004838A (ko) 신호 검출장치
KR850001566A (ko) 마이크로 컴퓨터
KR850003479A (ko) 반도체 집적 회로
KR910017809A (ko) 디지탈 신호 프로세서
KR840005888A (ko) 반도체 기억장치(半導體記憶置裝)
GB1533577A (en) Synchronising means
KR850001428A (ko) 광학 검출기
KR930013926A (ko) 복수개의 서브-회로 및 클럭신호 재생회로를 구비하는 회로장치
KR970076743A (ko) 하드디스크드라이브에 있어 헤드레스 포멧을 위한 콘스턴트 덴시티 기록방법 및 시스템
JPS5538604A (en) Memory device
SU711569A1 (ru) Устройство дл выделени кода
KR880008541A (ko) 동기패턴 검출회로
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
KR950022074A (ko) 이중화 클럭절체시 과도현상 제거회로 및 불필요한 절체방지회로
KR960016144A (ko) 고성능 궤환 쉬프트 레지스터
KR900004114A (ko) 자동위상 제어장치
KR920015770A (ko) Dm통신 방식의 수신 시스템의 프레임 패턴 검출회로
KR910012919A (ko) 주(main) CPU 감시장치
KR890003167A (ko) 델타변조 방식의 프레임 동기 신호 검출회로

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid