KR920001839A - 디지탈시스템의 시스템클럭 발생회로 - Google Patents

디지탈시스템의 시스템클럭 발생회로 Download PDF

Info

Publication number
KR920001839A
KR920001839A KR1019900008925A KR900008925A KR920001839A KR 920001839 A KR920001839 A KR 920001839A KR 1019900008925 A KR1019900008925 A KR 1019900008925A KR 900008925 A KR900008925 A KR 900008925A KR 920001839 A KR920001839 A KR 920001839A
Authority
KR
South Korea
Prior art keywords
output
clock
signal
system clock
controlled
Prior art date
Application number
KR1019900008925A
Other languages
English (en)
Other versions
KR930002257B1 (ko
Inventor
허찬
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900008925A priority Critical patent/KR930002257B1/ko
Publication of KR920001839A publication Critical patent/KR920001839A/ko
Application granted granted Critical
Publication of KR930002257B1 publication Critical patent/KR930002257B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

내용 없음.

Description

디지탈시스템의 시스템클럭 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1(a)도는 본 발명에 사용되는 플립플럽의 회로도
제1(b)도는 제1(a)도의 심볼회로도
제2도는 본 발명의 회로도
제 3 도는 제 2 도에 따른 파형도

Claims (4)

  1. 디지탈시스템의 시스템클럭발생회로에 있어서, 리세트클럭 및 서로다른 논리상태를 가지는 두개의 기준클럭에 의해 제어되고 정 및 부출력신호단을 가지며 입력단이 상기 부출력단과 연결된 제1신호발생수단(10)과, 상기 제1플립플럽(10)의 정 및 부출력신호와 상기 리세트클럭에 의해 제어되고 정 및 부출력신호단을 가지며 입력단이 상기 부출력신호단과 연결된 제2신호발생수단(10)과, 상기 기준클럭에 의해 제어되고 상기 제1플립플럽(10)의 정출력신호와 상기 리세트클럭을 입력하여 시스템클럭동기신호를 출력하는 시스템클럭동기수단(30)과, 상기 제2플립플럽(20)과 시스템클럭동기수단(30)의 출력을 입력하여 제1 및 제2시스템클럭을 출력하는 시스템클럭출력회로(40)로 구성됨을 특징으로 하는 시스템클럭발생회로.
  2. 제1항에 있어서, 상기 제1 및 제2신호발생수단(10)(20)이 상기 기준클럭에 의해 제어되고 부출력신호를 입력하는 제1트랜스미션게이트(1)와, 상기 트랜스미션게이트(1)의 출력과 상기 리세트클럭을 입력하는 제1낸드게이트(2)와, 기준클럭에 의해 제어되고 상기 제1낸드게이트(2)의 출력을 상기 제1트랜스미션게이트(2)의 출력단으로 반전출력하는 제1인버터(3)와, 기준클럭에 의해 제어되고 상기 제1낸드게이트(2)의 출력을 입력하여 부출력신호를 출력하는 제2트랜스미션게이트(4)와, 상기 제2트랜스미션게이트(4)의 출력을 반전하여 전출력신호를 출력하는 제2인버터(5)와, 상기 제2인버터(5)의 출력과 러세트클럭을 입력하여 상기 제2인버터(5) 입력단으로 출력하는 제2낸드게이트(6)로 구성된 플립플럽임을 특징으로 하는 시스템클럭발생회로 .
  3. 제1항에 있어서, 상기 시스템클럭동기수단(30)이 상기 제1신호발생수단(10)의 정출력신호를 입력하고 상기 기준클럭에 의해 제어되는 트랜스미션게이트(12)와, 상기 트랜스미션게이트(12)의 출력과 상기 리세트클럭을 입력하는 2입력낸드게이트(13)와, 상기 2입력낸드게이트(13)의 출력을 반전하여 시스템클럭동기신호를 출력하는 출력인버터(14)와, 상기 2입력낸드게이트(13)의 출력을 상기 트랜스미션게이트(12)의 출력단으로 반전시키는 궤환인버터(15)로 구성됨을 특징으로 하는 시스템클럭발생회로.
  4. 제1항에 있어서, 상기 시스템클럭출력회로(40)가 상기 시스템클럭동기수단(30)의 출력인 시스템클럭동기신호를 공통으로 입력하고 상기 제2신호 발생수단(20)의 정출력신호와 부출력신호를 각각 입력하는 2입력낸드게이트(16)(18)와, 상기 2입력낸드게이트(16)(18)의 출력을 각각 반전시켜 제1 및 제2시스템클럭을 각각 출력하는 인버터(17)(19)로 구성됨을 특징으로 하는 시스템클럭발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900008925A 1990-06-18 1990-06-18 디지탈시스템의 시스템클럭 발생회로 KR930002257B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019900008925A KR930002257B1 (ko) 1990-06-18 1990-06-18 디지탈시스템의 시스템클럭 발생회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900008925A KR930002257B1 (ko) 1990-06-18 1990-06-18 디지탈시스템의 시스템클럭 발생회로

Publications (2)

Publication Number Publication Date
KR920001839A true KR920001839A (ko) 1992-01-30
KR930002257B1 KR930002257B1 (ko) 1993-03-27

Family

ID=19300203

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900008925A KR930002257B1 (ko) 1990-06-18 1990-06-18 디지탈시스템의 시스템클럭 발생회로

Country Status (1)

Country Link
KR (1) KR930002257B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316871B2 (en) * 2000-01-12 2001-11-13 Samsung Sdi Co., Ltd Compensation device for convergence drift used in cathode ray tube

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316871B2 (en) * 2000-01-12 2001-11-13 Samsung Sdi Co., Ltd Compensation device for convergence drift used in cathode ray tube

Also Published As

Publication number Publication date
KR930002257B1 (ko) 1993-03-27

Similar Documents

Publication Publication Date Title
KR870008312A (ko) 반도체기억장치의 리프레쉬동작 제어회로
KR900014970A (ko) 동기 회로
KR870009528A (ko) 버퍼회로
KR840000114A (ko) 위상 비교기
KR870010688A (ko) 잡음펄스 억제회로
KR910007266A (ko) 클럭 및 제어 신호 발생 회로
KR890005996A (ko) 동기 플립플롭회로
KR920001839A (ko) 디지탈시스템의 시스템클럭 발생회로
JPS6179318A (ja) フリツプフロツプ回路
KR860009550A (ko) 테스트 데이타 부하기능을 갖춘 논리회로
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR940000643Y1 (ko) 플립플롭 회로를 이용한 동기펄스 발생회로
KR890005160B1 (ko) D-플립플롭과 버퍼 겸용 집적회로
JPS573188A (en) Reference signal generating device
SU539378A1 (ru) Полусумматор
KR970019028A (ko) 집적도를 높이기 위한 플립플롭 회로
KR890016765A (ko) 시차를 갖는 전원공급 리세트신호 발생회로
KR890004223A (ko) 스위치 구동형 클럭 전환회로
KR930001060A (ko) 동기식 다중 장치의 bip 검사 회로
KR920013941A (ko) 복호기의 연산제어 신호 발생장치
FR2433263A1 (fr) Agencement de circuit pour le declenchement de composants a declenchement par un bord
KR920015712A (ko) 선택적 펄스 발생회로 장치
KR910021041A (ko) 위상 동기 출력 검출회로
KR920000500A (ko) 레이저 프린터에 있어서 스캐너 이상 유무 및 수평동기 주기 점검회로
KR940003188A (ko) 동기식 카운터회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee