KR890004223A - 스위치 구동형 클럭 전환회로 - Google Patents
스위치 구동형 클럭 전환회로 Download PDFInfo
- Publication number
- KR890004223A KR890004223A KR870009010A KR870009010A KR890004223A KR 890004223 A KR890004223 A KR 890004223A KR 870009010 A KR870009010 A KR 870009010A KR 870009010 A KR870009010 A KR 870009010A KR 890004223 A KR890004223 A KR 890004223A
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- flip
- flop
- terminal
- generator
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발멸의 회로도, 제 2 도는 제 1 도 주요부의 타이밍 차트.
Claims (1)
- 스위치의 절환에 의해 중앙처리장치의 클럭 속도를 전환하는 하드웨어적 클럭전환 회로에 있어서, 스위치(SW)의 절환에 의해 플립플롭(F4)의 출력신호 레벨을 변화 출력토록 구성된 클럭스위칭부(40)와, 상기한 클럭스위칭부(40)의 출력신호 레벨이 변화할때의 에쥐검출 신호를 출력하도록 인버터(I4-I6)와 적분기(R4와 C2.R5와 C3)와 논리레이트(G4-G6)로 구성된 인에이블 신호 발생부(30)와, 상기 한 인에 이블 신호 발생부(30)의 출력신호를 플립플릅(F1)의 클리어(CLR)단자로 인가하고 동시에 플립플롭(F2)의 입력단자(D)로 인가하여 메모리독출신소(MEMR)를 플립플릅(F2)의 클럭단자로 인가하여, 플립플롭(F2)의 출력신호와 를럭발생기(13)의 클럭신호를 앤드게이트(G2)에서 논리합하고, 앤드게이트(G2)의 출력신호를 클럭발생기(13)의 클럭동기단자(CSYNC)와 낸드 게이트(G3)의 입력단과 플립플롭(F3)의 클럭단자로 인가하여 플립플롭(F3)에서는 입력단자(D)로 입력되는 클럭 스위칭부(10)의 출력 신호를 클럭 발생기(13)의 제어 입력 단자(FC)로 인가하고, 낸드게이트(G3)는 인버터(I7)와 입력단의 적분기(C4.R6)에 의해 발생되는 출력신호를 플립플롭(F1)의 클럭단자로 인가하여 플립플릅(F1)의 반전 출력단자 신호가 앤드 게이트(G1)를 통하여 플립플롭(F2)을 클리어 시키도록 연결 구성되는 제어 신호 발생부(20)와, 상기한 제어신호발생부(20)의 앤드 게이트(G2)와 플립플롭(F3)의 출력신호에 의해 주파수 발생기(11,12)로 부터 입력되는 두개의 주파수신호를 클럭발생기(13)의 클럭단자(CLK)로 출력하는 클럭발생부(10)로 이루어지는 것을 특징으로 하는 스위치 구동형 클럭 전환회로.※ 참고사항 : 최초출원내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870009010A KR900001119B1 (ko) | 1987-08-18 | 1987-08-18 | 스위치 구동형 클럭 전환회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019870009010A KR900001119B1 (ko) | 1987-08-18 | 1987-08-18 | 스위치 구동형 클럭 전환회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR890004223A true KR890004223A (ko) | 1989-04-20 |
KR900001119B1 KR900001119B1 (ko) | 1990-02-27 |
Family
ID=19263815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019870009010A KR900001119B1 (ko) | 1987-08-18 | 1987-08-18 | 스위치 구동형 클럭 전환회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR900001119B1 (ko) |
-
1987
- 1987-08-18 KR KR1019870009010A patent/KR900001119B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR900001119B1 (ko) | 1990-02-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR870008312A (ko) | 반도체기억장치의 리프레쉬동작 제어회로 | |
KR970049573A (ko) | 동기형 디램 장치의 데이터 출력 버퍼용 클럭 발생 회로 | |
KR920007341A (ko) | Ecl 신호를 cmos신호로 변환시키는 방법 및 장치 | |
KR910008632A (ko) | 액정표시회로 | |
KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
KR880000880A (ko) | 비 교 기 | |
KR890006085A (ko) | Pll 회로 | |
KR890004223A (ko) | 스위치 구동형 클럭 전환회로 | |
KR910007266A (ko) | 클럭 및 제어 신호 발생 회로 | |
KR840005634A (ko) | 클럭 재생회로 | |
KR940012090A (ko) | 클럭분주회로 | |
KR880001147A (ko) | 수직 구동펄스 발생회로 | |
KR920001839A (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
KR910014787A (ko) | 컴퓨터 리셋트 회로 | |
KR960012943A (ko) | 동기 회로 | |
KR910015112A (ko) | 발진기(vco) | |
KR890016765A (ko) | 시차를 갖는 전원공급 리세트신호 발생회로 | |
KR910013722A (ko) | 지연시간 변환회로 | |
KR890007502A (ko) | 카운터를 사용한 테스트 논리회로 | |
KR880008316A (ko) | 브이 씨 알의 편집장치 | |
KR880006893A (ko) | 더블 스캔장치 | |
KR870010734A (ko) | 동기신호 발생장치 | |
KR880008135A (ko) | 한글 영문 혼용 표시제어장치 | |
KR880002360A (ko) | 디지탈 전자 교환기의 톤 제너레이터 | |
KR890001288A (ko) | Cmos 다이내믹 로직회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 19980130 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |