KR890003167A - 델타변조 방식의 프레임 동기 신호 검출회로 - Google Patents
델타변조 방식의 프레임 동기 신호 검출회로 Download PDFInfo
- Publication number
- KR890003167A KR890003167A KR1019870008274A KR870008274A KR890003167A KR 890003167 A KR890003167 A KR 890003167A KR 1019870008274 A KR1019870008274 A KR 1019870008274A KR 870008274 A KR870008274 A KR 870008274A KR 890003167 A KR890003167 A KR 890003167A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- frame
- output
- predetermined level
- frame synchronization
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 1 도는 본 발명의 블럭도, 제 2 도는 본 발명의 구체 회로도.
Claims (2)
- 델타 변조 방식의 프레임 동기 신호 검출 회로에 있어서, 프레임 발생 회로의 프레임 얼라인 먼트 신호를 출력하는 데이타 선택부(10)와, 상기 데이타 선택부(10)의 출력을 쉬프트 및 논리 조합하여 프레임 동기 신호 검출시 소정 레벨의 출력을 유지하고 프레임 미동기 신호 검출시 반 소정 레벨을 출력하는 프레임 동기 검출부(20)와, 상기 프레임 동기 검출부(20)가 소정 레벨 출력시 이를 카운팅하여 소정 동기 기간 유지시 제 1 제어 신호를 출력하고 반 소정 레벨 또는 소정 레벨에서 반소정 레벨 출력으로 변화할 시 이를 카운팅하여 제 2 제어 신호를 출력하는 프레임 동기 제어부(30)와, 상기 프레임 동기 제어부(30)의 제 1 제어 신호를 입력하여 시스템으로 프레임 동기 신호를 출력하고, 제 2 제어 신호를 입력하여 상기 데이타 선택부(10)로 데이타 쉬프트 신호를 출력하는 데이타 쉬프트 제어부(40)로 구성함을 특징으로 하는 회로.
- 제 1항에 있어서, 유로컴 스탠다드(EUROCOM STANDARD)방식일시 프레임 동기 검출부(20)가 쉬프트 레지스터(21)의 클럭단자로 프레임 동기 클럭(32KHZ)을 이가하고 직렬입력단자(SI)로 프레임 얼라인 먼트 신호를 입력하며 쉬프트 출력 단자(QA-QH)중 출력단자(QA,QB)를 익스클루시브 오아게이트(22)의 입력단에 접속하고 출력단자(QE)와 익스클루시브 오아게이트(22)의 출력단을 익스클루시브 오아게이트(23)의 입력단에 접속하며 출력단을 프레임 동기 제어부(30)은 인에이블 신호로 출력하게 구성함을 특징으로 하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870008274A KR890003167A (ko) | 1987-07-29 | 1987-07-29 | 델타변조 방식의 프레임 동기 신호 검출회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019870008274A KR890003167A (ko) | 1987-07-29 | 1987-07-29 | 델타변조 방식의 프레임 동기 신호 검출회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR890003167A true KR890003167A (ko) | 1989-04-13 |
Family
ID=68279959
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019870008274A KR890003167A (ko) | 1987-07-29 | 1987-07-29 | 델타변조 방식의 프레임 동기 신호 검출회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR890003167A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454497B1 (ko) * | 1997-07-21 | 2004-12-17 | 주식회사 휴비스 | 흡수성 및 제전성이 우수한 폴리에스테르 섬유의 제조방법 |
-
1987
- 1987-07-29 KR KR1019870008274A patent/KR890003167A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100454497B1 (ko) * | 1997-07-21 | 2004-12-17 | 주식회사 휴비스 | 흡수성 및 제전성이 우수한 폴리에스테르 섬유의 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900003705A (ko) | 일부 및 시각의 보정방법 | |
| KR900702689A (ko) | 직렬제어장치 | |
| KR900005311A (ko) | 인터럽트제어장치 | |
| KR870005279A (ko) | 제어장치 | |
| KR860001482A (ko) | Ic 장치 | |
| KR920003758A (ko) | 수신기 시스템 | |
| KR840007185A (ko) | 다중동기장치 | |
| KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| KR860003735A (ko) | 텔레비젼 수상기 | |
| KR890003167A (ko) | 델타변조 방식의 프레임 동기 신호 검출회로 | |
| KR850000859A (ko) | 정보신호의 전송 방식 | |
| GB1533577A (en) | Synchronising means | |
| JPH0370314A (ja) | クロック断検出回路 | |
| KR840008158A (ko) | 동기표시장치 | |
| KR890016774A (ko) | 위상동기회로 | |
| KR960032930A (ko) | 데이터 전송 회로 | |
| KR900001214A (ko) | 마이크로 프로세서 제어시스템을 이용한 팩시밀리용 화상 데이타의 축소회로 | |
| KR920011123A (ko) | 에프에스케이 데이타 동기회로 | |
| KR850006817A (ko) | 위상동기회로 | |
| KR970050780A (ko) | 칼라벌스트 위상틀어짐 검출장치 | |
| KR920000029A (ko) | 표시 제어 시스템 | |
| KR940023021A (ko) | 이중 클럭시스템의 클럭신호 선택장치 | |
| KR910012919A (ko) | 주(main) CPU 감시장치 | |
| KR960024803A (ko) | 동기식 기억 소자의 클럭신호 입력장치 | |
| KR880008541A (ko) | 동기패턴 검출회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |