JPS59123026A - 非同期バスにおける応答信号出力方式 - Google Patents
非同期バスにおける応答信号出力方式Info
- Publication number
- JPS59123026A JPS59123026A JP22925282A JP22925282A JPS59123026A JP S59123026 A JPS59123026 A JP S59123026A JP 22925282 A JP22925282 A JP 22925282A JP 22925282 A JP22925282 A JP 22925282A JP S59123026 A JPS59123026 A JP S59123026A
- Authority
- JP
- Japan
- Prior art keywords
- time
- access
- signal
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
- G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
- G06F13/4226—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus with asynchronous protocol
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、マスクとスレーブ間にあって確認応答方式で
情報の授受を行う非同期バスにおいて、応答信号送出時
間を可変にした非同期バスにおける応答信号出力方式に
関するものである。
情報の授受を行う非同期バスにおいて、応答信号送出時
間を可変にした非同期バスにおける応答信号出力方式に
関するものである。
従来技術と問題点
マスク（プロセッサ等）とスレーブ（メモリ。
入出力装置等）とからなるシステムにおいて、両者間で
データの授受を行う場合には、そのデータが確実にバス
上に現れたことを確認してから、データを取り入れる処
理を行う必要がある。このような場合の処理方式として
は、従来、マスクからバス上にクロックを送出し、この
クロックによってマスクとスレーブとが同期的に処理を
行う同期方式と、マスクからスレーブをアクセスする場
合にはまずマスクからスレーブに対して呼出信号を送出
し、これに対してスレーブからデータをバス上に送出す
るとともに、データが確実にノ＼ス上に送出されたこと
を示す応答信号を送出して、マスクは応答信号を受信し
たとき初めてバス上のデータを取り入れる処理を行う非
同期方式とがある。
データの授受を行う場合には、そのデータが確実にバス
上に現れたことを確認してから、データを取り入れる処
理を行う必要がある。このような場合の処理方式として
は、従来、マスクからバス上にクロックを送出し、この
クロックによってマスクとスレーブとが同期的に処理を
行う同期方式と、マスクからスレーブをアクセスする場
合にはまずマスクからスレーブに対して呼出信号を送出
し、これに対してスレーブからデータをバス上に送出す
るとともに、データが確実にノ＼ス上に送出されたこと
を示す応答信号を送出して、マスクは応答信号を受信し
たとき初めてバス上のデータを取り入れる処理を行う非
同期方式とがある。
非同期方式は構成が複雑化するが、その反面ノ１スの利
用度を向上させることができる利点がある。
用度を向上させることができる利点がある。
このような確認応答方式の非同期バスにおける応答信号
出力方式において、スレーブにおける素子のサイクルタ
イムすなわちアクセスから次のアクセスまでに最小限必
要とする時間確保するため、素子がアクセスされてから
サイクルタイム以上の時間遅延を行って応答信号を出力
するようにしていた。
出力方式において、スレーブにおける素子のサイクルタ
イムすなわちアクセスから次のアクセスまでに最小限必
要とする時間確保するため、素子がアクセスされてから
サイクルタイム以上の時間遅延を行って応答信号を出力
するようにしていた。
第１図は従来の応答信号送出方式の構成を示している。
同図において１はスレーブを構成する素子、２は遅延回
路である。また第２図は第１図の方式における動作を説
明するタイムチャートであって（１）は素子に対するセ
レクト信号、（２）は素子のデータ出力、（３）は応答
信号である。
路である。また第２図は第１図の方式における動作を説
明するタイムチャートであって（１）は素子に対するセ
レクト信号、（２）は素子のデータ出力、（３）は応答
信号である。
いま図示されないマスクが素子１にアクセスすると、こ
れに応じてセレクト信号が素子のセレクト端子Ｓｅｌに
与えられ、素子１はアクセスタイムＴ１だけ遅れてバス
上にデータを送出し保持する。
れに応じてセレクト信号が素子のセレクト端子Ｓｅｌに
与えられ、素子１はアクセスタイムＴ１だけ遅れてバス
上にデータを送出し保持する。
一方、遅延回路２はセレクト信号が与えられてから、素
子１のサイクルタイムＴ２より長い遅延時間Ｔ３後に応
答信号を出力する。応答信号の出力によってマスクはバ
ス上のデータを取り入れる処理を行い、処理が終ったと
きアクセス信号を停止する。これによって遅延回路２か
らの応答信号の送出も停止する。
子１のサイクルタイムＴ２より長い遅延時間Ｔ３後に応
答信号を出力する。応答信号の出力によってマスクはバ
ス上のデータを取り入れる処理を行い、処理が終ったと
きアクセス信号を停止する。これによって遅延回路２か
らの応答信号の送出も停止する。
第１図および第２図に示された方式によって素子のサイ
クルタイムを確保することができるが、反面この方法で
はそのアクセスタイムを有効に活用することができず、
アクセス頻度が高くなると装置としての処理速度の低下
を招く原因になっていた。
クルタイムを確保することができるが、反面この方法で
はそのアクセスタイムを有効に活用することができず、
アクセス頻度が高くなると装置としての処理速度の低下
を招く原因になっていた。
発明の目的
本発明はこのような従来技術の問題点を解決しようとす
るものであって、その目的は、確認応答方式の非同期バ
スに接続され、かつアクセスタイムより長いサイクルタ
イムを必要とする素子を用いた回路において、通常は素
子のアクセスタイムの時間遅延で応答信号を出力し、ア
クセスが頻繁に行われる場合には素子のサイクルタイム
の時間遅延で応答信号を出力するようにするこによって
、素子のアクセスタイムを有効に活用し装置としての処
理速度を向上することができる応答信号出力方式を提供
することにある。
るものであって、その目的は、確認応答方式の非同期バ
スに接続され、かつアクセスタイムより長いサイクルタ
イムを必要とする素子を用いた回路において、通常は素
子のアクセスタイムの時間遅延で応答信号を出力し、ア
クセスが頻繁に行われる場合には素子のサイクルタイム
の時間遅延で応答信号を出力するようにするこによって
、素子のアクセスタイムを有効に活用し装置としての処
理速度を向上することができる応答信号出力方式を提供
することにある。
発明の実施例
第３図は本発明の応答信号出力方式の一実施例の構成を
示している。同図において、１１は第１の遅延回路、１
２はアンド回路、１３はアクセスタイムより長いサイク
ルタイムを有する素子、１４は第２の遅延回路である。
示している。同図において、１１は第１の遅延回路、１
２はアンド回路、１３はアクセスタイムより長いサイク
ルタイムを有する素子、１４は第２の遅延回路である。
また第４図は第３図の方式における動作を説明するタイ
ムチャートであって（１）はマスクのアクセス信号、（
２）は素子１３に対するセレクト信号、（３）は素子１
３のデータ出力、（４）は応答信号、（５）は遅延回路
１１の出力信号である。
ムチャートであって（１）はマスクのアクセス信号、（
２）は素子１３に対するセレクト信号、（３）は素子１
３のデータ出力、（４）は応答信号、（５）は遅延回路
１１の出力信号である。
最初、図示されないマスクからアクセス信号Ａ１が出力
されると、このとき遅延回路１１の出力はハイレベルで
あって、アクセス終了はアンド回路１２を経てセレクト
信号として素子１３のセレクト端子Ｓｅｌに与えられ、
アクセスタイムＴ、後に素子１３からデータＤ、が出力
され保持される。これと同時に遅延回路１４からアクセ
スタイムＴ、より僅かに長い遅延時間Ｔ３後に応答信号
が出力される。
されると、このとき遅延回路１１の出力はハイレベルで
あって、アクセス終了はアンド回路１２を経てセレクト
信号として素子１３のセレクト端子Ｓｅｌに与えられ、
アクセスタイムＴ、後に素子１３からデータＤ、が出力
され保持される。これと同時に遅延回路１４からアクセ
スタイムＴ、より僅かに長い遅延時間Ｔ３後に応答信号
が出力される。
これによってマスクはデータＤ１を取り込む処理を行い
、処理終了後アクセス信号を停止する。アクセス信号の
停止によって応答信号も停止する。
、処理終了後アクセス信号を停止する。アクセス信号の
停止によって応答信号も停止する。
遅延回路１１はアクセス信号の入力とともにローレベル
を出力し素子のサイクルタイムＴ２より僅かに長い遅延
時間Ｔ４後にハイレベルに戻る。
を出力し素子のサイクルタイムＴ２より僅かに長い遅延
時間Ｔ４後にハイレベルに戻る。
いまマスクがサイクルタイムＴ２より短い時間内に次の
アクセス信号Ａ２を出力すると、このときアンド回路１
２は遅延回路１１の出力によって閉じていて、従ってア
クセス信号Ａ２ばセレクト信号として素子１３に与えら
れない。遅延回路１１の遅延時間Ｔ４が経過するとその
出力はハイレベルに戻り、アンド回路１２が開いてアク
セス信号Ａ２がセレクト信号として素子１３に与えられ
、アクセスタイムＴ、後に次のデータＤ２がバス上に出
力され保持される。遅延回路１４はセレクト信号を与え
られた後遅延時間Ｔ３を経て応答信号を出力する。
アクセス信号Ａ２を出力すると、このときアンド回路１
２は遅延回路１１の出力によって閉じていて、従ってア
クセス信号Ａ２ばセレクト信号として素子１３に与えら
れない。遅延回路１１の遅延時間Ｔ４が経過するとその
出力はハイレベルに戻り、アンド回路１２が開いてアク
セス信号Ａ２がセレクト信号として素子１３に与えられ
、アクセスタイムＴ、後に次のデータＤ２がバス上に出
力され保持される。遅延回路１４はセレクト信号を与え
られた後遅延時間Ｔ３を経て応答信号を出力する。
これによってマスクはデータＤ２を取り込む処理を行い
、処理終了後アクセス信号Ａ２を停止する。
、処理終了後アクセス信号Ａ２を停止する。
これによって応答信号も停止する。
第５図は従来方式の場合と本発明の方式の場合とについ
て、アクセス終了から次のアクセスまでの時間に対する
アクセスから応答信号出力までの時間を比較したもので
ある。同図において（ａｌは従来の方式による場合を示
し、常に素子のサイクルタイム（ｂ）より長い一定の時
間を要することが示されている。またｆｃ）は本発明の
方式による場合を示し、アクセス終了から次のアクセス
までの時間が００ときはアクセスから応答信号出力まで
の時間は従来方式の場合と同じであるが、アクセス終了
から次のアクセスまでの時間が長くなるにつれて、アク
セスから応答信号出力までの時間は次第に長くなり、ア
クセス終了から次のアクセスまでの時一定時間となるこ
とが示されている。
て、アクセス終了から次のアクセスまでの時間に対する
アクセスから応答信号出力までの時間を比較したもので
ある。同図において（ａｌは従来の方式による場合を示
し、常に素子のサイクルタイム（ｂ）より長い一定の時
間を要することが示されている。またｆｃ）は本発明の
方式による場合を示し、アクセス終了から次のアクセス
までの時間が００ときはアクセスから応答信号出力まで
の時間は従来方式の場合と同じであるが、アクセス終了
から次のアクセスまでの時間が長くなるにつれて、アク
セスから応答信号出力までの時間は次第に長くなり、ア
クセス終了から次のアクセスまでの時一定時間となるこ
とが示されている。
発明の詳細
な説明したように本発明の非同期バスにおける応答信号
送出方式によれば、確認応答方式の非同期バスに接続さ
れ、かつアクセスタイムより長いサイクルタイムを必要
とする素子を用いた回路において、ゲート手段を設けて
アクセス信号入力時サイクルタイムより僅かに長い時間
アクセス信号を禁止するとともに該時間経過後アクセス
信号を素子に加えるとともに、遅延手段を設けてケート
手段の出力によってアクセスタイムより僅かに長い時間
後に応答信号を出力するようにしたので、前のアクセス
からサイクルタイムより長い時間経過後にアクセスされ
たときは素子のアクセスタイムの時間遅延で、前のアク
セスからサイクルタイムより短い時間経過後に再びアク
セスされたときは素子のサイクルタイムの時間遅延で応
答信号を出力することができ、従って素子のアクセスタ
イムを有効に活用して装置としての処理速度を向上する
ことができる。
送出方式によれば、確認応答方式の非同期バスに接続さ
れ、かつアクセスタイムより長いサイクルタイムを必要
とする素子を用いた回路において、ゲート手段を設けて
アクセス信号入力時サイクルタイムより僅かに長い時間
アクセス信号を禁止するとともに該時間経過後アクセス
信号を素子に加えるとともに、遅延手段を設けてケート
手段の出力によってアクセスタイムより僅かに長い時間
後に応答信号を出力するようにしたので、前のアクセス
からサイクルタイムより長い時間経過後にアクセスされ
たときは素子のアクセスタイムの時間遅延で、前のアク
セスからサイクルタイムより短い時間経過後に再びアク
セスされたときは素子のサイクルタイムの時間遅延で応
答信号を出力することができ、従って素子のアクセスタ
イムを有効に活用して装置としての処理速度を向上する
ことができる。
第１図は従来の応答信号出力方式の構成を示すブロック
図、第２図は第１図の方式における動作を説明するタイ
ムチャート、第３図は本発明の応答信号出力方式の一実
施例の構成を示すブロック図、第４図は第３図の方式に
おける動作を示すタイムチャート、第５図はアクセス終
了から次のアクセスまでの時間に対するアクセスから応
答信号出力までの時間を示す図である。 １１−遅延回路、１２．・−アンド回路、１３−素子、
１４−遅延回路 特許出願人 富士通株式会社
図、第２図は第１図の方式における動作を説明するタイ
ムチャート、第３図は本発明の応答信号出力方式の一実
施例の構成を示すブロック図、第４図は第３図の方式に
おける動作を示すタイムチャート、第５図はアクセス終
了から次のアクセスまでの時間に対するアクセスから応
答信号出力までの時間を示す図である。 １１−遅延回路、１２．・−アンド回路、１３−素子、
１４−遅延回路 特許出願人 富士通株式会社
Claims (1)
- 確認応答方式の非同期バスに接続されアクセスタイムよ
り長いサイクルタイムを必要とする素子を用いた回路に
おいて、アクセス信号入力時サイクルタイムより僅かに
長い所定時間アクセス信号を禁止し該時間経過後アクセ
ス信号を前記素子に与えるゲート手段と、該ゲート手段
の出力によってアクセスタイムより僅かに長い所定時間
後に応答信号を出力する遅延手段とを具えたことを特徴
とする非同期バスにおける応答信号出力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22925282A JPS59123026A (ja) | 1982-12-29 | 1982-12-29 | 非同期バスにおける応答信号出力方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22925282A JPS59123026A (ja) | 1982-12-29 | 1982-12-29 | 非同期バスにおける応答信号出力方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59123026A true JPS59123026A (ja) | 1984-07-16 |
Family
ID=16889193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22925282A Pending JPS59123026A (ja) | 1982-12-29 | 1982-12-29 | 非同期バスにおける応答信号出力方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123026A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621268U (ja) * | 1985-06-20 | 1987-01-07 |
-
1982
- 1982-12-29 JP JP22925282A patent/JPS59123026A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS621268U (ja) * | 1985-06-20 | 1987-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0476990A2 (en) | Dynamic bus arbitration | |
| JP3400665B2 (ja) | Ｐｃｍｃｉａカード上の割り込み共有技術 | |
| KR850005641A (ko) | 개량된 통신제어 장치에 사용된 데이터(data) 처리장치 | |
| JPS589461B2 (ja) | マルチプロセッサ・システム | |
| JPS59123026A (ja) | 非同期バスにおける応答信号出力方式 | |
| US4941157A (en) | Slow peripheral handshake interface circuit | |
| JP2624388B2 (ja) | Ｄｍａ装置 | |
| US6304931B1 (en) | Access limiting bus control system and method | |
| US5134613A (en) | Two parety memory access arbitrator | |
| JPH07146842A (ja) | バスインターフェース回路 | |
| JP2615504B2 (ja) | マイクロコントローラ | |
| JPS61134862A (ja) | Ｃｐｕウエイト時間制御方式 | |
| JPS6324438A (ja) | デ−タ転送制御装置 | |
| KR900005452B1 (ko) | 마이크로 프로세서의 데이터 처리속도를 개선한 회로 | |
| JPH0756645B2 (ja) | データ処理装置 | |
| JPH0256852B2 (ja) | ||
| JPH04135268A (ja) | マルチｃｐｕシステム | |
| JPH01265351A (ja) | Ｍｐｕシステム | |
| JPS63103531A (ja) | デジタル信号中継制御方式 | |
| Wirth et al. | Interfaces Between Asynchronous Units | |
| JPS6341973A (ja) | マルチプロセツサシステム | |
| JPH0683755A (ja) | 介入要求処理回路 | |
| JPH0410045A (ja) | マイクロプロセッサ | |
| JPS63285658A (ja) | バス上のデ−タ衝突防止回路 | |
| JPH03276218A (ja) | 電子回路制御装置 |