JPH01265351A - Ｍｐｕシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、ワードプロセッサ、パーソナルコンピュータ
等のＯＡ機器において利用されるマイクロプロセッサ（
Ｍ　Ｐ　Ｕ）システムに関する。

（従来の技術） 一般に、従来のＯＡ機器等において使用するＭＰＵシス
テムは、記憶装置２周辺装置、ＤＭＡ（Ｄｉｒｅｃｔ　
Ｍｅ＋ｎｏｒｙ　Ａｃｃｅｓｓ　Ｃｈａｎｎｅｌ、高入
出力チャンネル）制御装置等を備え、これをバスサイク
ル制御装置によってシステムバスのサイクル数を増加さ
せることにより、アクセスタイムの遅い記憶装置２周辺
装置、ＤＭＡ制御装置等のアクセスを可能としている。

第３図はそのような従来のＭＰＵシステムの構成を示す
ブロック図で、２１はＭＰＵ、２２は記憶装置、２３は
周辺装置、２４はＤＭＡ制御装置、２５はバスサイクル
制御装置、２６は上記装置間を接続するシステムバス、
２７はバスサイクル増加信号、２８はリード信号である
。

第４図は第３図の動作を説明するための記憶袋Ｗ２２へ
のアクセスを示すタイミング図である。

第３図において、ＭＰＵ２１は第４図（ａ）に示すシス
テムクロック信号に同期して動作しており。

記憶装置２２をアクセスすると、リード信号２８（第４
図（ｂ））が送出され、記憶装置２２の読出し動作が開
始され、アクセスタイムＴａｃｃの経過後、システムバ
ス２６にデータが出力される（第４図（ｃ））。

ＭＰＵ２１はＤの時点（第４図（ｄ））で上記記憶装置
２２の出力データを読取るが、一般のＭＰＵではＤの時
点からセットアツプタイムＴＳの確保が必要であり、そ
のため、アクセスタイムの遅い記憶袋［２２にアクセス
するにはアクセスタイムＴ　ａｃｅの確保が困難となる
。

そこで、バスサイクル制御装置２５が上記アクセスされ
る記憶装置２２を判別し、ＭＰＵ２１に必要に応じてバ
スサイクルを増加させるバスサイクル増加信号２７を第
４図（ｄ）のタイミングで送出し、バスサイクルを増加
させる。

その結果、ＭＰＵ２１のデータの読取り時点はＤからＦ
に移動し１等価的にアクセスタイムＴａｃｃが早くなり
、余裕をもってデータを読取ることが可能となる。

以上のように、従来でもバスサイクル制御装置によって
バスサイクル増加信号を送出することにより、ＭＰＵシ
ステムにおける記憶装置のようなアクセスタイムが遅い
装置にアクセスしてデータを読出すことができた。

（発明が解決しようとする課題） しかしながら、上記従来のバスサイクル制御装置では、
アクセスタイムの僅かな不足によってもバスサイクルが
増加し、従って、システムの処理スピードが大幅に低下
する欠点があった。

本発明は上述に鑑み、アクセスタイムの遅い装置につい
ても、バスサイクルを増加させることなくアクセスを可
能にして、システムの処理スピードの低下を排除するＭ
ＰＵシステムを提供することを目的とする。

（課題を解決するための手段） 本発明は上記の目的を、ＭＰＵと、そのシステムバスに
接続された記憶装置または周辺装置等を有するＭＰＵシ
ステムにおいて、システムクロック信号を遅延させるシ
ステムクロック遅延装置を備え、上記記憶装置または周
辺機器等のアクセスタイムが上記ＭＰＵが必要とするア
クセスタイムよりも遅い場合に、前記システムクロック
遅延装置によってシステムクロック信号を遅延させてア
クセスタイムを確保するバスサイクル制御装置を設けて
達成する。

（作　用） 以上のように構成する本発明によれば、ＭＰＵシステム
において、ＭＰＵのアクセスを必要に応じてシステムク
ロック遅延装置によって遅延させ、ＭＰＵのアクセスタ
イミングを遅くすることができるから、アクセスタイム
の遅い記憶装置または周辺装置等にバスサイクルを増加
させずにアクセスが可能になるｉ （実施例） 以下、本発明を実施例により図面を用いて説明する。

第１図は本発明の一実施例の構成を示すブロック図で、
１はＭＰＵ、２，３および４はそれぞれＭＰＵＩによる
システムバス５により接続された記憶装置２周辺装置お
よび機器選択装置であり。

また、６はクロック遅延装置、７は基準のシステムクロ
ック信号８を発生するクロック発生器、９は遅延指示信
号、１０は標準のシステムクロック信号８を上記クロッ
ク遅延装置６により遅延させて出力する一部遅延したシ
ステムクロック信号である。機器選択装置４は、ＭＰＵ
Ｉにより選択される機器を判別してセレクト信号１１を
出力し、それを受けた機器が動作を開始する。

第２図はアクセスタイミング図で、これを参照して第１
図において記憶装置２がアクセスされた場合を説明する
。

まず、ＭＰＵＩが記憶装置２にアクセスすると。

そのアクセスを機器選択装置４が判別してセレクト信号
１１（第２図（Ｃ））を記憶装置２に出力する。

それによって記憶装置２は読取り動作を開始するが、ア
クセスタイムＴａｃｃが遅いため、このままではセット
アツプタイムＴｓが確保されない。

一方、機器選択装置４には記憶装置２や周辺装置３のよ
うなアクセスタイムが不足する装置のアドレスが予め設
定されており、それによって、記憶袋Ｗ２のアクセスタ
イムが足りない時、遅延指示信号９がクロック遅延装置
６に出力される。なお、このクロック遅延装置６は遅延
指示信号９が入力されない時は、クロック発生器７から
のクロック信号をそのままＭＰＵＩのシステムクロック
信号として印加している。シかし、遅延指示信号９がク
ロック遅延装置６に第２図ＣのＴａｃｃの時点で印加さ
れた場合には、次のクロック信号のサイクルをＡ点から
Ｂ点に遅延させる。それにより、ＭＰＵ１のデータの読
取り時点がＡ点からＢ点に遅れ、恰もセレクト信号１１
が早く出力されたかのようになり、セットアツプタイム
の不足を助けてアクセス、つまりデータの読取りが可能
になる。

本発明は、上述のように機器選択装置４がアクセスタイ
ムの遅い装置を判別し、遅延指示信号９をクロック遅延
装置６に出力させて１ＭＰＵＩに加えるシステムクロッ
ク信号を遅延させ、データの読取り時点を遅らせるから
、アクセスタイムが遅い装置であってもアクセスが容易
に可能になり。

しかもそれはＭＰＵのバスサイクル数を増加せずに行な
われるから、処理スピードを低下させることがない。

（発明の効果） 以上、詳細に説明して明らかなように、本発明は、ＭＰ
Ｕのシステムクロック信号を遅延しているため、アクセ
スタイムが遅い装置のアクセスでも、バスサイクルが増
加せず、処理スピードを低下させることがなく、そのた
め、高速のＭＰＵと低速の記憶装置等を組合わせても、
ＭＰＵの折角の処理スピードを低下させないシステム装
置が構築可能な効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図はその動作を説明するタイミング図。 第３図は従来のＭＰＵシステムのブロック図、第４図は
その動作タイミング図である。 １・・・マイクロプロセッサ（Ｍ　Ｐ　Ｕ）、　　２・
・・記憶装置、　３・・・周辺装置、　４・・・機器選
択装置、　５・・・システムバス、　６・・・クロック
遅延装置、　　７・・・クロック発生器、８・・・（基
準の）システムクロック信号、　９・・・遅延指示信号
、　１０・・・（一部遅延した）システムクロック信号
、１１・・・セレクト信号。 特許出願人　松下電器産業株式会社 第１図 第２図 ＣＡＳ ８　・（ヤ１季Ｑ）システム７０ツク（８そ９　゛　−
さ？！□、）４ヒされ丁こシステム７０ツクイ＄号１１
・・セレクト傳う 第３図 第４図

Claims (1)

【特許請求の範囲】
1. ＭＰＵと、そのシステムバスに接続された記憶装置また
   は周辺装置等を有するＭＰＵシステムにおいて、システ
   ムクロック信号を遅延させるシステムクロック遅延装置
   を備え、上記記憶装置または周辺機器等のアクセスタイ
   ムが上記ＭＰＵが必要とするアクセスタイムよりも遅い
   場合に、前記システムクロック遅延装置によってシステ
   ムクロック信号を遅延させて、アクセスタイムを確保す
   るバスサイクル制御装置を設けたことを特徴とするＭＰ
   Ｕシステム。