JPH067519Y2 - メモリ・アクセス制御装置 - Google Patents

Description

【考案の詳細な説明】 〈産業上の利用分野〉 本考案は、相異なる２組のアドレス・ポートとデータ・
ポートよりなるアクセス・ポートを有するメモリに対し
て２つのアクセス要求を受信し、メモリ・アクセス信号
を出力するメモリ・アクセス制御装置の改善に関するも
のである。

〈従来の技術〉 相異なる２組のアドレス・ポートとデータ・ポートより
なるアクセス・ポートを有するメモリを使用する場合、
種々の応用において、２組のアクセス・ポートの内、一
方のアクセス・ポートに対するメモリ・アクセスを優先
させることが必要である。

従来、このようなメモリへのアクセス制御方式として、
先着優先方式が一般的であり、相異なる２組のアクセス
・ポートの内、先にアクセス要求を発生した側が優先さ
れる方式が良く行なわれていた。

しかしながら、このような先着優先方式では、２組のア
クセス・ポートからのアクセス要求が対等に扱われるた
め、一方のアクセス・ポートからのメモリ・アクセス要
求を優先させることができないという欠点があった。

〈考案が解決しようとする問題点〉 本考案が解決しようとする問題は、２組のアクセス・ポ
ートを有するメモリをアクセスする際に、一方からのア
クセス要求を優先できるようにすることであり、効率良
いメモリ・アクセスを行なうことができるメモリ・アク
セス制御装置を実現することを目的とする。

〈問題を解決するための手段〉 上記の問題を解決した本考案は、相異なる２組のアドレ
ス・ポートとデータ・ポートよりなるアクセス・ポート
を有するメモリに対して２つのアクセス要求を受信し、
メモリ・アクセス信号を出力するメモリ・アクセス制御
装置において、前記２つのアクセス要求信号のうち優先
アクセス要求信号が与えられた場合は先着優先方式によ
りメモリ制御信号を出力し、非優先アクセス要求信号が
与えられた場合は一定時間優先アクセス要求が与えられ
るかどうか監視する監視タイマ部からの監視終了信号に
よりメモリ制御信号を出力する制御回路を有することを
特徴とするメモリ・アクセス制御装置である。

〈作用〉 本考案のメモリ・アクセス制御装置は、優先アクセス要
求があった場合は先着優先方式によりメモリ・アクセス
を行ない、非優先アクセス要求があった場合は優先アク
セス要求の有無を一定時間監視し、優先アクセス要求を
検知した際は、優先メモリ・アクセス終了後に非優先ア
クセスを行ない、優先アクセス要求を検知しなかった際
は監視終了信号により非優先アクセスを行なう。

〈実施例〉 第１図に本考案を実施したメモリ・アクセス制御装置の
例を構成ブロック図として表わす。

この図にあって、10は本考案によるメモリ・アクセス制
御装置ＣＮＴ、20は２組のアクセス・ポートＡ（Ａアド
レス・ポート，Ａデータ・ポート），アクセス・ポート
Ｂ（Ｂアドレス・ポート，Ｂデータ・ポート）を有する
メモリＭＥＭである。

ＣＮＴ10は、アクセス・ポートＡ要求信号ＲＥＱＡ、ア
クセス・ポートＢ要求信号ＲＥＱＢを入力してアクセス
・ポートＡ，Ｂの切り換え（Ｓ）を行なうと同時にＭＥ
Ｍ20へのデータ・リード・タイミング（ＲＳ），データ
・ライト・タイミング（ＷＳ），その他Ｘ等の制御信号
Ｃを発生するものである。

更に、ＣＮＴ10は、信号ＲＥＱＡ，ＲＥＱＢを入力して
クロック・パルスＣＫ（周期ΔＴ）に同期する割り込み
信号ＩＲＥＱＡ，ＩＲＥＱＢを発生する同期化回路11、
信号ＩＲＥＱＢをイネーブル信号として一定時間Ｔを計
数する監視タイマＴ12、信号ＩＲＥＱＡ，ＩＲＥＱＢを
検知して実際にメモリ・アクセス・シーケンスを実行
し、制御信号Ｃを発生する制御回路13、これらの回路に
クロック・パルスＣＫを与えるクロック発生回路14より
構成される。

ＭＥＭ20は、メモリ部ＲＡＭ21を有し、このＲＡＭ21に
アクセスするアクセス・ポートＡ（Ａアドレス・ポー
ト，Ａデータ・ポート）とアクセス・ポートＢ（Ｂアド
レス・ポート，Ｂデータ・ポート）を備え、ＣＮＴ10か
らの制御信号Ｃ内の切り換え信号Ｓによって、Ａアドレ
ス・ポートまたはＢアドレス・ポートのいずれかのポー
トを選択するアドレス切換回路22、Ａデータ・ポートま
たはＢデータ・ポートのいずれかのポートを選択するデ
ータ切換回路23を有する。

尚、この実施例においては、アクセス・ポートＡに対す
るアクセス要求ＲＥＱＡを優先させるものとする。

さて、このように構成された本考案のメモリ・アクセス
制御装置の動作を説明する。

本考案の装置は、優先アクセス要求信号ＲＥＱＡと、非
優先アクセス要求信号ＲＥＱＢとは異なったアクセス方
式を行なう。

優先アクセス要求信号ＲＥＱＡに対しては、従来と同様
に先着優先アクセス方式である。

即ち、アクセス要求ＲＥＱＡがあった場合、アクセス・
ポートＢからメモリ・アクセスを行なっていない際は、
その時点でアクセス・ポートＡよりアクセス動作を開始
する。アクセス・ポートＢからアクセスを行なっている
際は、そのアクセス動作の終了後にアクセス・ポートＡ
からアクセスを開始する。

次に、非優先アクセス要求信号ＲＥＱＢが先に与えられ
た場合を第２図，第３図のタイムチャートを用いて説明
する。

第２図，第３図において、（イ）はクロック発生回路14
からのクロック・パルスＣＫ、（ロ）は信号ＩＲＥＱ
Ａ、（ハ）は信号ＩＲＥＱＢ、（ニ）は実際に行なわれ
るメモリ・アクセス動作を表わす。

第２図に示すように、アクセス・ポートＢへのアクセス
要求ＲＥＱＢが発生した場合、同期化回路11の割り込み
信号ＩＲＥＱＢにより、監視タイマ12がイネーブルとな
り、計数動作が開始する。

この監視タイマ12が計数動作を実行している間は、非優
先アクセス要求ＩＲＥＱＢに対応する実際のアクセス・
ポートＢからのＲＡＭ21アクセスは待たされる。

一方、この計数動作期間Ｔ内、即ち、アクセス・ポート
Ｂが待たされている間に、優先アクセス要求ＩＲＥＱＡ
が発生した場合は、制御回路13はこれを検知し、アクセ
ス・ポートＡからのメモリ・アクセスを直ちに開始す
る。

アクセス・ポートＡに対するアクセスが終了した時点
で、待ち状態となっていた非優先アクセス要求ＩＲＥＱ
Ｂに対応するアクセス・ポートＢのＲＡＭ21アクセスを
開始する。

次に、監視タイマ14の計数動作期間Ｔ中に優先アクセス
要求ＩＲＥＱＡが発生しなかった場合は、第３図に表わ
すように、一定時間Ｔ経過後にアクセス・ポートＢから
のメモリ・アクセス動作を開始する。

このようにして、本考案の装置は、２組のアクセス・ポ
ートを有し、これらのアクセス・ポートのうちいずれか
一方のポートからのアクセスのみを受け付けるメモリに
あって、予め、優先アクセス要求、非優先アクセス要求
に対応するアクセス・ポートを定めておくことができ、
優先アクセス要求を優先的に処理することができる。

尚、上記の実施例においては、監視タイマ14の計数動作
期間Ｔを固定として説明したが、アクセス・ポートＡか
らのアクセスによりこの計数動作期間Ｔを可変できるよ
うに構成することで、アクセス・ポートＡからのメモリ
・アクセスの優先度を適宜、最適に調整しても良い。

〈考案の効果〉 本考案のメモリ・アクセス制御装置は、優先アクセス要
求があった場合は先着優先方式によりメモリ・アクセス
を行ない、非優先アクセス要求があった場合は優先アク
セス要求の有無を一定時間監視し、優先アクセス要求を
検知した際は、優先メモリ・アクセス終了後に非優先ア
クセスを行ない、優先アクセス要求を検知しなかった際
は監視終了信号により非優先アクセスを行なうので、２
組のアドレス・ポートとデータ・ポートよりなるアクセ
ス・ポートを有するメモリをアクセスする際に、一方か
らのアクセス要求を優先でき、効率良いメモリ・アクセ
スを行なうことができる。

【図面の簡単な説明】

第１図は本考案を実施したメモリ・アクセス制御装置を
表わす構成ブロック図、第２，３図は本考案を実施した
メモリ・アクセス制御装置の動作を表わすタイムチャー
トである。 10…メモリ・アクセス制御装置ＣＮＴ、11…同期化回
路、12…監視タイマ、13…制御回路、14…クロック発生
回路、20…メモリＭＥＭ。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】相異なる２組のアドレス・ポートとデータ
   ・ポートよりなるアクセス・ポートを有するメモリに対
   して２つのアクセス要求を受信し、メモリ・アクセス信
   号を出力するメモリ・アクセス制御装置において、前記
   ２つのアクセス要求信号のうち優先アクセス要求信号が
   与えられた場合は先着優先方式によりメモリ制御信号を
   出力し、非優先アクセス要求信号が与えられた場合は一
   定時間優先アクセス要求が与えられるかどうか監視する
   監視タイマ部からの監視終了信号によりメモリ制御信号
   を出力する制御回路を有することを特徴とするメモリ・
   アクセス制御装置。