JP3548943B2 - 割り込み制御方法 - Google Patents

割り込み制御方法 Download PDF

Info

Publication number
JP3548943B2
JP3548943B2 JP25706697A JP25706697A JP3548943B2 JP 3548943 B2 JP3548943 B2 JP 3548943B2 JP 25706697 A JP25706697 A JP 25706697A JP 25706697 A JP25706697 A JP 25706697A JP 3548943 B2 JP3548943 B2 JP 3548943B2
Authority
JP
Japan
Prior art keywords
interrupt
signal
state
peripheral device
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25706697A
Other languages
English (en)
Other versions
JPH1196019A (ja
Inventor
誠一 尼崎
Original Assignee
日本電気エンジニアリング株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気エンジニアリング株式会社 filed Critical 日本電気エンジニアリング株式会社
Priority to JP25706697A priority Critical patent/JP3548943B2/ja
Publication of JPH1196019A publication Critical patent/JPH1196019A/ja
Application granted granted Critical
Publication of JP3548943B2 publication Critical patent/JP3548943B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Bus Control (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、割り込み制御方法に関し、特に、コンピュータ装置等の情報処理装置における割り込み制御方法に関する。
【0002】
【従来の技術】
従来、コンピュータ等の情報処理装置において、割り込み処理内で外部信号の変化による内部ステータスを読み出させる制御の場合、一定期間毎に割り込みを発生させ内部ステータスを読み出していた。このため、外部信号の変化が内部ステータスに影響を与えず、割り込み処理が不要な場合にも、必ず割り込みが発生し、中央制御装置において割り込み処理が実行されるため、中央制御装置の処理速度の低下の要因にもなっていた。
【0003】
また、特開平3−132196号公報に記載の発明は、上記問題点に鑑みてなされてたものであって、中央制御装置と複数のポート制御装置で構成される電子交換機において、ポート制御装置の装置状態が変化したときにのみ中央制御装置がポート制御装置に対して読み取り命令を送出し、中央制御装置における負荷を軽減している。
【0004】
【発明が解決しようとする課題】
しかし、上記特開平3−132196号公報等に記載の従来の割り込み制御方法においては、連続的に状態情報が変化する場合に、時間的に処理が長くなる割り込みでは、その処理が完了するまで割り込みの発生を停止することができず、割り込み処理が完了していないのに次の割り込み信号が発生し、中央制御装置が割り込み処理中に次の割り込みを受けた場合にその割り込みを無効にするための制御が必要となり、中央制御装置の処理速度の低下の要因になっていた。
【0005】
また、周辺装置がアイドルの状態からインアイドル状態に変化後、状態情報に変化がなく引き続きインアイドル状態が維持される場合に、インアイドル状態を中央制御装置に認識させるために継続的に割り込みを発生させることができないため、別途インアイドル状態を認識するための割り込み処理等が必要となり、中央制御装置の処理速度の低下の要因になっていた。
【0006】
さらに、連続的に状態情報が変化する場合に、時間的に処理が短い割り込みでは、割り込み信号が一定の周期で発生するため、頻繁に状態情報を必要としないシステムでは無意味な割り込み処理となり、中央制御装置の処理速度の低下の要因になっていた。
【0007】
そこで、本発明は上記問題に鑑みてなされたものであって、中央制御装置が割り込み処理中に次の割り込みを受けた場合にその割り込みを無効にするための制御を不要とし、別途インアイドル状態を認識するための割り込み処理等が不要で、頻繁に状態情報を必要としないシステムにおいて無意味な割り込み処理をする必要がなく、これらによって、中央制御装置の負荷を軽減し、処理能力を向上させることのできる割り込み制御方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1記載の発明は、割り込み制御方法であって、中央制御装置と周辺装置が共通のデータバスで接続されている情報処理装置において、該周辺装置からの状態情報に変化があったときに割り込み信号を出力し、該状態情報を前記中央制御装置に読み取らせる割り込み制御方法において、前記周辺装置の前記状態情報のうちインアイドル状態情報が前記中央制御装置に読み取られたかどうかを検出し、前記周辺装置がインアイドルの状態である場合には、割り込み信号を発生させ、この割り込み処理において前記周辺装置の状態情報を読み取ることを特徴とする。
【0009】
請求項2記載の発明は、前記インアイドル状態における前記割り込み信号の発生タイミングを任意に設定することを特徴とする。
【0010】
そして、請求項1記載の発明によれば、周辺装置の状態情報の変化のみではなく、インアイドル状態の状態情報を検出しているため、周辺装置の状態情報に変化がなくなっても、インアイドルの状態である場合には割り込み信号を発生させ、その割り込み処理において周辺装置の状態情報を読み取ることができ、別途インアイドル状態を認識するための処理等が不要となる。
【0011】
請求項2記載の発明によれば、周辺装置のアイドル状態が継続している場合に、割り込み信号の発生を任意に指定した一定の期間毎に制御するため、頻繁にインアイドル状態情報を必要としないシステムにおいて無意味な割り込み処理をする必要がない。
【0014】
【発明の実施の形態】
次に、本発明にかかる割り込み制御方法の実施の形態の具体例を図面を参照しながら説明する。
【0015】
図1は、本発明にかかる割り込み制御方法の一実施例を示すブロック図であって、本実施例は、中央制御装置4と、クロック制御装置3と、バス制御装置2等によって構成される。
【0016】
クロック制御装置3は、基本クロック信号101をもとに、中央制御装置4からデータバス102を介して入力された分周データと制御信号103を介して設定された分周値で分周されたクロックパルスと、割り込み信号105を使用して割り込み制御タイミング信号202を出力する。
【0017】
このクロック制御装置3は、より詳細には、図2に示すように、中央制御装置4からデータバス102を介して送出された分周データと制御信号103により、クロックの分周値が設定されるクロック分周値設定レジスタ3−1と、その分周値をもとに基本クロック信号101を分周し、割り込み信号105でその分周回路の初期化を随時行いながら一定のパルスである割り込み制御タイミング信号202を出力するクロック分周回路3−2により構成される。
【0018】
バス制御装置2は、図1に示すように、周辺装置1の状態情報信号104を中央制御装置4からの制御信号103により送出する状態情報送信部22と、状態情報信号104の変化を検出することにより、割り込み送出要求信号201として送出し、またインアイドル状態信号206も送出する状態変化検出部21と、割り込み制御タイミング信号202と割り込み送出要求信号201またはインアイドル状態信号206により割り込み信号105を送出する割り込み送出制御部20で構成される。
【0019】
図3にはバス制御装置2の詳細構成が示されている。状態情報送信部22は、周辺装置1から出力された状態情報信号104を、状態情報パラレル変換回路22−2から、保持回路22−3とゲート回路22−4を介して制御信号103に合わせてデータバス102上へデータを送出し、状態情報読み出し完了検出回路22−1から読み出しを完了したかどうかを示す信号である状態情報読み出し完了信号205を送出するように構成される。
【0020】
また、状態情報検出部21は、周辺装置1の状態情報信号104の変化が検出された場合に、状態変化検出回路21−1から割り込み送出要求信号201を送出し、インアイドル状態が検出された場合に、インアイドル状態検出回路21−2からインアイドル状態信号206を送出するように構成される。
【0021】
さらに、割り込み送出制御部20は、割り込みの送出をマスクする場合に、割り込み生成マスク回路20−1から割り込みマスク信号203を送出し、状態変化割り込み生成制御回路20−2から割り込み信号105と状態変化割り込み要求検出信号204を送出し、インアイドル時に、インアイドル割り込み生成制御回路20−3から割り込み信号105を送出するように構成される。
【0022】
次に、上記構成を有する本発明の実施例の動作について、図1から図4を参照して詳細に説明する。
【0023】
まず、図2のクロック制御装置において、クロック分周回路3−2は基本クロック信号101をクロック分周値設定レジスタ3−1からの分周値により1/1、1/2、1/4、1/8、1/16のタイミングパルスの発生頻度を持つ各割り込み制御タイミング信号202を選択できる状態となっている。
【0024】
一方、中央制御装置4は、このクロック分周値設定レジスタ3−1に対しデータバス102と制御信号103を介し、任意の発生頻度を持つ割り込み制御タイミング信号202を選択する。
【0025】
上記により、割り込み信号105が入力される度にクロック分周回路3−2が初期化され、割り込み信号105の入力後に割り込み制御タイミング信号202が発生するまでの時間間隔が制御される。
【0026】
次に、図1に示す周辺装置1が動作し、状態情報信号104に変化が発生すると、バス制御装置2の状態情報送信部22と状態変化検出部21は、状態情報信号104を介して装置の状態情報を入力し、それぞれ図2の状態情報パラレル変換回路22−2でパラレル信号に変換し、また状態変化検出回路21−1で割り込み送出要求信号201を生成する。
【0027】
この割り込み送出要求信号201を受けた割り込み送出制御部20の状態変化割り込み生成制御回路20−2は、最初の割り込み信号105の送出であり、割り込み生成マスク回路20−1からの割り込みマスク信号203が存在しないため、割り込み信号105を送出する。
【0028】
図1の中央制御装置4は、その割り込み信号105を受けた後、割り込み処理でバス制御装置2の状態情報送信部22に位置している図3の保持回路22−3と、ゲート回路22−4に制御信号103を送信することにより、ゲート回路22−4からデータバス102を介して周辺装置1の状態情報を引き取ることにより、周辺装置1の状態を認識する。
【0029】
中央制御装置4が制御信号103により状態情報を引き取ったかどうかを、図2の状態情報送信部22の状態情報読み出し検出回路22−1で検出した場合、状態情報読み出し完了信号205を送信する。その信号を受けた状態変化検出部21の状態変化検出回路21−1は内部検出状態の初期化を行う。このため、割り込み処理が完了するまで次の状態変化の検出を行わない。
【0030】
上記割り込み処理完了後も引き続き周辺装置1が動作し続けると、図3の状態変化検出部21の状態変化検出回路21−1は、新たな状態変化を検出することが可能であるため、2回目の割り込み送信要求信号201の送出を行なう。
【0031】
既に、割り込み送出制御部20の割り込み生成マスク回路20−1が割り込み制御タイミング信号202を受けていた場合には、そのまま割り込み送信要求信号201が割り込み信号105となり送出される。これは、図4の割り込み制御方法のタイミング波形の下段の波形により表される。
【0032】
しかし、割り込み送出制御部20の割り込み生成マスク回路20−1が、まだ割り込み制御タイミング信号202を受けていない場合には、次の割り込み信号105の発生を押さえるため割り込みマスク信号203が出力されているため、初期設定されているクロック分周値の値の時間が経過した後、割り込み制御タイミング信号202を割り込み生成マスク回路20−1で受けることによって、割り込みマスク信号203が解除され、状態変化割り込み生成制御回路20−2に入力されている割り込み送出要求信号201のマスクが解除されることにより、次の状態情報信号104の変化による割り込み信号105を出力する。これは、図4の割り込み制御方法タイミング波形の上段の左部により表される。
【0033】
また、常時状態変化検出部21のインアイドル状態検出回路21−2によってインアイドル状態を検出し、インアイドル状態信号206を送出しているため、周辺装置1の状態情報信号104に変化がなくなることで状態変化割り込み生成制御回路20−2が、状態変化検出回路21−1から割り込み送出要求信号201を受けなくなり、状態変化割り込み要求検出信号204を送出しなくなってからは、インアイドル割り込み生成制御回路20−3が任意に設定された時間毎に割り込み制御タイミング信号202を受け、割り込み信号105を送出する。これは、図4の割り込み制御方法タイミング波形の上段の右部により表される。
【0034】
以上説明したように、本説明によれば周辺装置1の状態情報が変化することによってバス制御装置2より中央制御装置4に対して割り込み信号105を送出し、中央制御装置4はバス制御装置2に対して周辺装置1の状態情報の読み取りが可能となる。その後、引き続き周辺装置1の状態情報が変化しても、中央制御装置4が周辺装置1の状態情報の読み取りを完了するまでは次の割り込み信号105は出力されず、また事前に中央制御装置4からクロック制御装置3に対し設定されていた割り込み信号の発生間隔で割り込み信号105が出力される。
【0035】
さらに、周辺装置1からの状態情報信号104に全く変化がないが、インアイドルの状態が継続的に続いている場合においても、事前に中央制御装置4からクロック制御装置3に対して、設定されていた割り込み信号の発生間隔で割り込み信号105が出力される。
【0036】
【発明の効果】
請求項1記載の発明によれば、中央制御装置が周辺装置の状態を認識する場合に、周辺装置の状態が変化したことを起点として割り込み信号を発生させ、その割り込み処理において周辺装置の状態情報を読み取る場合に次の割り込み信号が発生することはなく、中央制御装置が割り込み処理中に次の割り込みを受けた場合にその割り込みを無効するための制御が不要となるため、中央制御装置の負荷を軽減し、処理能力を向上させることのできる割り込み制御方法を提供することができる。
【0037】
請求項2記載の発明によれば、周辺装置の状態情報に変化がなくなっても、インアイドルの状態である場合には割り込み信号を発生させ、その割り込み処理において周辺装置の状態情報を読み取ることができ、別途インアイドル状態を認識するための割り込み処理等が不要であるため、中央制御装置の負荷を軽減し、処理能力を向上させることのできる割り込み制御方法を提供することができる。
【0038】
請求項3記載の発明によれば、周辺装置の状態の変化が継続している場合、またアイドル状態が継続している場合に、割り込み信号の発生を任意に指定した一定の期間毎に制御するため、頻繁に状態情報を必要としないシステムにおいて無意味な割り込み処理をする必要がないため、中央制御装置の負荷を軽減し、処理能力を向上させることのできる割り込み制御方法を提供することができる。
【図面の簡単な説明】
【図1】本発明にかかる割り込み制御方法の一実施例を示すブロック図である。
【図2】図1における割り込み制御方法のクロック制御装置の詳細構成例を示すブロック図である。
【図3】図1における割り込み制御方法のバス制御装置の詳細構成例を示すブロック図である。
【図4】図1に示す割り込み制御方法のタイミングチャートである。
【符号の説明】
1 周辺装置
2 バス制御装置
3 クロック制御装置
4 中央制御装置
20 割り込み送出制御部
21 状態変化検出部
22 状態情報検出部
3−1 クロック分周設定レジスタ
3−2 クロック分周回路
20−1 割り込み生成マスク回路
20−2 状態変化割り込み生成制御回路
20−3 インアイドル割り込み生成制御回路
21−1 状態変化検出回路
21−2 インアイドル状態検出回路
22−1 状態情報読み出し検出回路
22−2 状態情報パラレル変換回路
22−3 保持回路
22−4 ゲート回路
101 基本クロック
102 データバス
103 制御信号
104 状態情報信号
105 割り込み信号
201 割り込み送出要求信号
202 割り込み制御タイミング信号
203 割り込みマスク信号
204 状態変化割り込み要求信号
205 状態情報読み出し完了信号
206 インアイドル状態信号

Claims (2)

  1. 中央制御装置と周辺装置が共通のデータバスで接続されている情報処理装置において、該周辺装置からの状態情報に変化があったときに割り込み信号を出力し、該状態情報を前記中央制御装置に読み取らせる割り込み制御方法において、前記周辺装置の前記状態情報のうちインアイドル状態情報が前記中央制御装置に読み取られたかどうかを検出し、前記周辺装置がインアイドルの状態である場合には、割り込み信号を発生させ、この割り込み処理において前記周辺装置の状態情報を読み取ることを特徴とする割り込み制御方法。
  2. 前記割り込み信号の発生タイミングを任意に設定することを特徴とする請求項1記載の割り込み制御方法。
JP25706697A 1997-09-22 1997-09-22 割り込み制御方法 Expired - Fee Related JP3548943B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25706697A JP3548943B2 (ja) 1997-09-22 1997-09-22 割り込み制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25706697A JP3548943B2 (ja) 1997-09-22 1997-09-22 割り込み制御方法

Publications (2)

Publication Number Publication Date
JPH1196019A JPH1196019A (ja) 1999-04-09
JP3548943B2 true JP3548943B2 (ja) 2004-08-04

Family

ID=17301277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25706697A Expired - Fee Related JP3548943B2 (ja) 1997-09-22 1997-09-22 割り込み制御方法

Country Status (1)

Country Link
JP (1) JP3548943B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013041402A (ja) * 2011-08-15 2013-02-28 Fujitsu Semiconductor Ltd 半導体集積回路及び回路状態監視回路

Also Published As

Publication number Publication date
JPH1196019A (ja) 1999-04-09

Similar Documents

Publication Publication Date Title
JP2822986B2 (ja) Dma内蔵シングルチップマイクロコンピュータ
US5517325A (en) Direct memory access (DMA) controller with programmable bus release period for timing DMA transfers
US6115767A (en) Apparatus and method of partially transferring data through bus and bus master control device
JP3548943B2 (ja) 割り込み制御方法
KR100288036B1 (ko) 정보처리장치용 프로세서
US20030088724A1 (en) Asynchronous bus interface apparatus
JP4097377B2 (ja) マイクロコンピュータ
JPH04323755A (ja) Dma装置
JPH0991194A (ja) 調停システムおよび調停方法
KR0184402B1 (ko) I₂c 버스의 인터럽트 발생 장치
JP3844024B2 (ja) 印刷装置
JP3266184B2 (ja) 入出力制御方法とその装置
KR100244471B1 (ko) 다이렉트 메모리 엑세스 제어기 및 그 제어방법
JPH11273380A (ja) Lsi動作モード設定信号取り込み方法およびモード信号取り込み機能つきlsi
JP2708366B2 (ja) データ処理システム及びその補助制御装置
JPH08106338A (ja) マイクロコントローラ
JPH08179893A (ja) 情報処理装置
JPH0240754A (ja) Dmaユニット
JPH0248762A (ja) コンピュータ・システム
JPS6340955A (ja) 直接メモリアクセス制御装置
JPH05101016A (ja) キヤツシユスヌーピング制御装置
JPS62175853A (ja) インタフエ−ス制御方式
JPH05108564A (ja) データ転送バスシステム
JPH03116351A (ja) 通信順序決定装置
JPH05151140A (ja) マイクロコンピユータ

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees