JPH03276218A - 電子回路制御装置 - Google Patents
電子回路制御装置Info
- Publication number
- JPH03276218A JPH03276218A JP2074146A JP7414690A JPH03276218A JP H03276218 A JPH03276218 A JP H03276218A JP 2074146 A JP2074146 A JP 2074146A JP 7414690 A JP7414690 A JP 7414690A JP H03276218 A JPH03276218 A JP H03276218A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- electronic circuit
- wait
- signal
- inputted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 abstract description 20
- 238000010586 diagram Methods 0.000 description 5
- 230000010365 information processing Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は情報処理装置等に使用される、外部クロック入
力を必要とする電子回路の制御装置に関する。
力を必要とする電子回路の制御装置に関する。
［従来の技術］
メモリー回路のようにアクセス時間を必要とする周辺デ
バイスを、それを制御する電子回路がただアクセスする
だけでは、周辺デバイスとそれを制御する電子回路の動
作速度の違いにより正常動作しないという問題がある。
バイスを、それを制御する電子回路がただアクセスする
だけでは、周辺デバイスとそれを制御する電子回路の動
作速度の違いにより正常動作しないという問題がある。
そのため、周辺デバイスとそれを制御する電子回路の動
作速度の合わせ込みが必要となる。すなわち、周辺デバ
イスの高速化、またはそれを制御する電子回路にウェイ
ト動作をさせることが必要となる。このような場合では
、周辺デバイスがウェイト要求を周辺デバイスを制御す
る電子回路に送り、周辺デバイスを制御する電子回路は
ウェイト要求が解除されるまでその動作を保留する方法
がとられることが多い。
作速度の合わせ込みが必要となる。すなわち、周辺デバ
イスの高速化、またはそれを制御する電子回路にウェイ
ト動作をさせることが必要となる。このような場合では
、周辺デバイスがウェイト要求を周辺デバイスを制御す
る電子回路に送り、周辺デバイスを制御する電子回路は
ウェイト要求が解除されるまでその動作を保留する方法
がとられることが多い。
［発明が解決しようとする課題］
しかし、この電子回路が高集積化回路（以下ＬＳＩと略
す）のように集積化されていてウェイト要求入力端子を
持たない場合には、周辺デバイスがウェイト要求を送っ
ても周辺デバイスを制御する電子回路にウェイト動作を
させることができないという問題があった。
す）のように集積化されていてウェイト要求入力端子を
持たない場合には、周辺デバイスがウェイト要求を送っ
ても周辺デバイスを制御する電子回路にウェイト動作を
させることができないという問題があった。
また、現在市販されているＬＳＩの中には、つエイト要
求入力端子を持っているにも関わらず、その動作モード
によってはウェイト要求を受は付けないものがあり、周
１辺デバイスがウェイト要求を送ってもＬＳＩにウェイ
ト動作をさせることができないという問題がある。
求入力端子を持っているにも関わらず、その動作モード
によってはウェイト要求を受は付けないものがあり、周
１辺デバイスがウェイト要求を送ってもＬＳＩにウェイ
ト動作をさせることができないという問題がある。
集積化されたウェイト要求入力端子を持たない電子回路
、あるいは、ウェイト要求入力端子を持つにも関わらず
、その動作モードによってはウェイト要求を受は付けな
い電子回路を使用するには、周辺デバイスの高速化によ
って周辺デバイスを制御する電子回路のウェイト動作を
不要とするか、あるいは、ソフトウェアによってウェイ
ト動作に相当する処理をさせるなどの対処がある１本発
明は、周辺デバイスの高速化やソフトウェアによらずに
単純な対処によってウェイト動作を達成することにある
。
、あるいは、ウェイト要求入力端子を持つにも関わらず
、その動作モードによってはウェイト要求を受は付けな
い電子回路を使用するには、周辺デバイスの高速化によ
って周辺デバイスを制御する電子回路のウェイト動作を
不要とするか、あるいは、ソフトウェアによってウェイ
ト動作に相当する処理をさせるなどの対処がある１本発
明は、周辺デバイスの高速化やソフトウェアによらずに
単純な対処によってウェイト動作を達成することにある
。
［課題を解決するための手段］
本発明は、外部クロック入力信号に同期して動作する電
子回路において、前記電子回路に入力される前記クロッ
ク信号を間引くことにより電子回路にウェイト動作をさ
せることを特徴とする。
子回路において、前記電子回路に入力される前記クロッ
ク信号を間引くことにより電子回路にウェイト動作をさ
せることを特徴とする。
［実施例］
外部クロック入力信号に同期して動作する電子回路をＬ
ＳＩに置き換えて説明する。
ＳＩに置き換えて説明する。
第１図は本発明の一実施例を示したブロック図である。
ＬＳ１１０２と周辺デバイス１０３．１０４．１０５は
ＬＳＩ制御回路１０１を介して接続される。ＬＳＩ制御
回路１０１には周辺デバイス１０３．１０４．１０５が
出力するウェイト要求信号１０６が入力される。ＬＳ１
１０２がウェイト要求入力端子を持つがモードによって
ウェイト要求を受は付けないものである場合は、ウェイ
ト要求信号１０６はＬＳ１１０２にも入力される。
ＬＳＩ制御回路１０１を介して接続される。ＬＳＩ制御
回路１０１には周辺デバイス１０３．１０４．１０５が
出力するウェイト要求信号１０６が入力される。ＬＳ１
１０２がウェイト要求入力端子を持つがモードによって
ウェイト要求を受は付けないものである場合は、ウェイ
ト要求信号１０６はＬＳ１１０２にも入力される。
ＬＳＩ制御回路１０１には、従来ＬＳ１１０２に入力さ
れるべきクロック信号１０７が入力され、ウェイト要求
１０６により、クロック信号１０７を間引いてＬＳＩの
クロック信号１０８として出力する。
れるべきクロック信号１０７が入力され、ウェイト要求
１０６により、クロック信号１０７を間引いてＬＳＩの
クロック信号１０８として出力する。
第２図は第１図のＬＳＩ制御回路１０１の回路図である
。クロック信号２０４を制御するアンド回路２０１と、
ウェイト要求２０３からクロックマスク信号２０６を作
るＤフリップフロップ２０２によって構成される。図中
の信号２０３．２０４．２０５は第１図の信号１０６．
１０７．１０８にそれぞれ対応する。
。クロック信号２０４を制御するアンド回路２０１と、
ウェイト要求２０３からクロックマスク信号２０６を作
るＤフリップフロップ２０２によって構成される。図中
の信号２０３．２０４．２０５は第１図の信号１０６．
１０７．１０８にそれぞれ対応する。
第３図はＬＳＩ制御回路の動作を示すタイミングチャー
トである０図中の３０１．３０２．３０３．３０４は第
２図の２０４．２０３．２０６．２０５にそれぞれ対応
する。クロック信号３０１のたち下がりエツジでウェイ
ト要求３０２をクロック同期させ、クロックマスク信号
３０３を作る。
トである０図中の３０１．３０２．３０３．３０４は第
２図の２０４．２０３．２０６．２０５にそれぞれ対応
する。クロック信号３０１のたち下がりエツジでウェイ
ト要求３０２をクロック同期させ、クロックマスク信号
３０３を作る。
クロック信号３０１とクロックマスク信号３０３との論
理積をとることでクロックを間引き、ＬＳＩクロック３
０４を作る。
理積をとることでクロックを間引き、ＬＳＩクロック３
０４を作る。
ＬＳ１１０２はクロック信号に同期して動作するため、
クロック信号が間引きされた期間は動作が止まり、ウェ
イトがかかったかのように動作する。
クロック信号が間引きされた期間は動作が止まり、ウェ
イトがかかったかのように動作する。
このように、ウェイト要求を受は付けないＬＳＩにウェ
イト動作をさせることが可能となる。
イト動作をさせることが可能となる。
［発明の効果］
情報処理装置等において、外部クロック入力を必要とし
、ウェイト要求入力を持たない電子回路（ＬＳ Ｉ ）
を使用する場合でも、本発明を使用すれば電子回路（Ｌ
Ｓ Ｉ ）にウェイト動作させることが可能となり、周
辺デバイスの高速化や、ソフトウェアによるウェイト動
作に相当する処理等の対処が不要となる。
、ウェイト要求入力を持たない電子回路（ＬＳ Ｉ ）
を使用する場合でも、本発明を使用すれば電子回路（Ｌ
Ｓ Ｉ ）にウェイト動作させることが可能となり、周
辺デバイスの高速化や、ソフトウェアによるウェイト動
作に相当する処理等の対処が不要となる。
第１図は本発明による実施例を示した図。
第２図は第１図中のＬＳＩ制御回路の回路図。
第３図は第２図のＬＳＩ制御回路の動作を示すタイミン
グチャート。 ０１ ０２ ＬＳＩ制御回路 ウェイト要求入力端子を持たないＬＳＩ、または、ウェ
イト要求入力端子を持つがモードによってウェイト要求
を受は付けないＬＳＩ １０３ １０４ ０５ ０６ ０７ ０８ ０１ ０２ ０３ ０４ ０５ ０６ ０１ ０２ ０３ ０４ 周辺デバイス 周辺デバイス 周辺デバイス ウェイト要求信号 クロック信号 ウェイト要求により間引きされたクロック信号 アンド回路 Ｄフリップフロップ ウェイト要求信号 クロック信号 ウェイト要求により間引きされたクロック信号 クロックマスク信号 クロック信号 ウェイト要求信号 クロックマスク信号 ウェイト要求により間引きされたクロック信号
グチャート。 ０１ ０２ ＬＳＩ制御回路 ウェイト要求入力端子を持たないＬＳＩ、または、ウェ
イト要求入力端子を持つがモードによってウェイト要求
を受は付けないＬＳＩ １０３ １０４ ０５ ０６ ０７ ０８ ０１ ０２ ０３ ０４ ０５ ０６ ０１ ０２ ０３ ０４ 周辺デバイス 周辺デバイス 周辺デバイス ウェイト要求信号 クロック信号 ウェイト要求により間引きされたクロック信号 アンド回路 Ｄフリップフロップ ウェイト要求信号 クロック信号 ウェイト要求により間引きされたクロック信号 クロックマスク信号 クロック信号 ウェイト要求信号 クロックマスク信号 ウェイト要求により間引きされたクロック信号
Claims (1)
- 外部クロック入力信号に同期して動作する電子回路に
おいて、前記電子回路に入力される前記クロック信号を
間引くことにより電子回路にウェイト動作をさせること
を特徴とする電子回路制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074146A JPH03276218A (ja) | 1990-03-24 | 1990-03-24 | 電子回路制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2074146A JPH03276218A (ja) | 1990-03-24 | 1990-03-24 | 電子回路制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03276218A true JPH03276218A (ja) | 1991-12-06 |
Family
ID=13538737
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2074146A Pending JPH03276218A (ja) | 1990-03-24 | 1990-03-24 | 電子回路制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03276218A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05257562A (ja) * | 1992-03-12 | 1993-10-08 | Nec Gumma Ltd | 表示回路 |
-
1990
- 1990-03-24 JP JP2074146A patent/JPH03276218A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05257562A (ja) * | 1992-03-12 | 1993-10-08 | Nec Gumma Ltd | 表示回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0242879B1 (en) | Data processor with wait control allowing high speed access | |
| JP2563679B2 (ja) | 双方向入出力信号分離回路 | |
| JPH03276218A (ja) | 電子回路制御装置 | |
| JPH03177953A (ja) | データ転送方式 | |
| JP2756445B2 (ja) | 非同期回路リセット方式 | |
| KR100252084B1 (ko) | 멀티 프로세스 시스템에서 데이터 라이트/리드 방법 및 데이터엑세스 장치 | |
| KR930000670B1 (ko) | 메인 cpu와 서브 cpu의 공용램 인터페이스 회로 | |
| JPH02207363A (ja) | データ転送制御方式、デバイスコントローラ、およびメモリ・コントローラ | |
| JPS6214866B2 (ja) | ||
| JP3946980B2 (ja) | レジスタアクセス装置 | |
| JP2747154B2 (ja) | 入出力処理装置 | |
| JPH0376478A (ja) | ビデオインターフェイスデータ出力反転制御回路 | |
| JPH0561817A (ja) | 半導体装置および電子機器 | |
| JPH0736822A (ja) | Ｄｍａ転送回路 | |
| JPS63145564A (ja) | 周辺装置制御インタフエ−ス | |
| JPS5979630A (ja) | 論理回路 | |
| JPH0340164A (ja) | 応答信号制御回路 | |
| JPS61183764A (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH0581445A (ja) | マイクロコンピユータｌｓｉ | |
| JPH06124589A (ja) | メモリ制御回路 | |
| JPS6097461A (ja) | デ−タバス制御回路 | |
| JPH02153451A (ja) | バス制御方式 | |
| JPS60222951A (ja) | デ−タ転送方式 | |
| JPH02171812A (ja) | ウエイトステイト機能を持たないプロセッサの高速化回路 | |
| JPS59123026A (ja) | 非同期バスにおける応答信号出力方式 |