JPS60254846A - Ｃｄｔ装置の回線切替方式 - Google Patents
Ｃｄｔ装置の回線切替方式Info
- Publication number
- JPS60254846A JPS60254846A JP10945584A JP10945584A JPS60254846A JP S60254846 A JPS60254846 A JP S60254846A JP 10945584 A JP10945584 A JP 10945584A JP 10945584 A JP10945584 A JP 10945584A JP S60254846 A JPS60254846 A JP S60254846A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- memory area
- reception processing
- cdt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ＣＤＴ装置の回線切替方式に関する。
従来技術と問題点
一般に、ＣＤＴ装置即ちデジタル情報をサイクリックに
伝送する装置においては、今まで使用していた第１の回
線に故障が生じて受信不能となった場合に他の第２の回
線によりデータを受信するように回線の切替方式が採用
されている。
伝送する装置においては、今まで使用していた第１の回
線に故障が生じて受信不能となった場合に他の第２の回
線によりデータを受信するように回線の切替方式が採用
されている。
従来のＣＤＴ装置における回線切替方式は第４図の方式
で行っていた。即ち、第４図のように、当初はラインス
イッチ１により第１回線÷１によって受信し、フィルタ
２、復調器３、シリアル・ノ４ラレル変換器４を介して
パスＢにデータを送出し、マイクロプロセッサ５の制御
でメモリ６に格納すると共にデジタル出力器７やデジタ
ルアナログ変換器８に出力していた。ここまでのデータ
の受信状態をタイムチャートで示せば第５図（１）に示
すようになり、データは第１回線÷１によりｄ。
で行っていた。即ち、第４図のように、当初はラインス
イッチ１により第１回線÷１によって受信し、フィルタ
２、復調器３、シリアル・ノ４ラレル変換器４を介して
パスＢにデータを送出し、マイクロプロセッサ５の制御
でメモリ６に格納すると共にデジタル出力器７やデジタ
ルアナログ変換器８に出力していた。ここまでのデータ
の受信状態をタイムチャートで示せば第５図（１）に示
すようになり、データは第１回線÷１によりｄ。
からｄ４まで受信しそれらをメモリ６等の個別出力装置
へ出力していた（第５図（３））。この場合、第２回線
÷２にも、本来同じデータｄ、ｄ、・・・が同期がとれ
て伝送されて来るのが望ましいが、両回線の伝送路遅延
が異なるために第５図（１）の第１回線す１の送信デー
タと第５図（２）の第２回線す２の送信データとを対比
すればわかるように、全く同じデータでありながら同期
がとれていない。このように両回線のデータ間に同期が
とれていないところへ、矢印αで示すように第１回線＋
１のデータｄ４を受信し終った段階で回線故障のために
受信不能となった場合、直ちに第２回線す２に切替えよ
うとしても（第５図（２）の矢印β）上述の如く両回線
データ間の同期が異なるので、データｄ。
へ出力していた（第５図（３））。この場合、第２回線
÷２にも、本来同じデータｄ、ｄ、・・・が同期がとれ
て伝送されて来るのが望ましいが、両回線の伝送路遅延
が異なるために第５図（１）の第１回線す１の送信デー
タと第５図（２）の第２回線す２の送信データとを対比
すればわかるように、全く同じデータでありながら同期
がとれていない。このように両回線のデータ間に同期が
とれていないところへ、矢印αで示すように第１回線＋
１のデータｄ４を受信し終った段階で回線故障のために
受信不能となった場合、直ちに第２回線す２に切替えよ
うとしても（第５図（２）の矢印β）上述の如く両回線
データ間の同期が異なるので、データｄ。
を健全回線す２から取り入れようとしても故障前の第１
回線＋１から取り入れたデータｄ４と重なってしまう（
第５図（３））。このため、従来方式では、切替時点（
矢印β）から次の同期信号Ｓを検出して同期の再引き込
みを行って健全回線たる第２回線＋２からデータを受信
するまで（矢印γ）、受信不能時間τが発生し、データ
が受信できないという問題点があった。
回線＋１から取り入れたデータｄ４と重なってしまう（
第５図（３））。このため、従来方式では、切替時点（
矢印β）から次の同期信号Ｓを検出して同期の再引き込
みを行って健全回線たる第２回線＋２からデータを受信
するまで（矢印γ）、受信不能時間τが発生し、データ
が受信できないという問題点があった。
発明の目的
本発明の目的は、ＣＤＴ装置内のフィルタと復調器と７
リアルパラレル変換器から成る受信処理部を二重化する
ことにより、常時は主記憶装置に両回線のデータを格納
しておいていずれかの回線が故障したときは主記憶装置
内の健全回線のデータを直ちに読み取れるようにし、デ
ータの受信不能時間をなくすことにある。
リアルパラレル変換器から成る受信処理部を二重化する
ことにより、常時は主記憶装置に両回線のデータを格納
しておいていずれかの回線が故障したときは主記憶装置
内の健全回線のデータを直ちに読み取れるようにし、デ
ータの受信不能時間をなくすことにある。
発明の構成
本発明によれば、マイクロプロセッサを用いたＣＤＴ装
置の回線切替方式において、上記マイクロ１０セツサの
バスに受信処理部とデジタル入力器と主記憶装置と個別
出力部を接続し、受信処理／ 部を２重化して第１回線と第２回線から受信したデジタ
ルデータを各回線に対応したメモリエリアを設けた主記
憶装置内に格納し、デジタル入力器の外部入力スイッチ
の状態を読み取っていずれかの対応メモリエリアのデジ
タルデータを個別出力部に出力するようにしたことを特
徴とするＣＤＴ装置の回線切替方式が提供される。
置の回線切替方式において、上記マイクロ１０セツサの
バスに受信処理部とデジタル入力器と主記憶装置と個別
出力部を接続し、受信処理／ 部を２重化して第１回線と第２回線から受信したデジタ
ルデータを各回線に対応したメモリエリアを設けた主記
憶装置内に格納し、デジタル入力器の外部入力スイッチ
の状態を読み取っていずれかの対応メモリエリアのデジ
タルデータを個別出力部に出力するようにしたことを特
徴とするＣＤＴ装置の回線切替方式が提供される。
発明の実施例
以下、本発明を実施例により添付図面を参照して説明す
る。
る。
第１図は、本発明方式を実施するための装置構成図であ
る。第１図の装置は二重化された受信処理部１０がマイ
クロプロセッサ２０のパスラインＢに接続され、該パス
ラインＢにはデジタル入力器３０、主記憶装置４０、個
別出力部５０がそれぞれ接続されている。
る。第１図の装置は二重化された受信処理部１０がマイ
クロプロセッサ２０のパスラインＢに接続され、該パス
ラインＢにはデジタル入力器３０、主記憶装置４０、個
別出力部５０がそれぞれ接続されている。
受信処理部１０は、第１回線＋１に接続するフィルタ１
１、復調器１２及びシリアルパラレル変換器１３と第２
回線＋２に接続するフィルタ１４、復調器１５及びシリ
アルパラレル変換器１６とにより２重化されている。こ
の２重化された受信処理部１０により受信された各回線
のデータは、第２図に示すように、第１回線分（第２図
（１））、第２回線分（第２図（２））がそれぞれ同期
がとれた状態で主記憶装置４０内に、バスβを介して格
納される。
１、復調器１２及びシリアルパラレル変換器１３と第２
回線＋２に接続するフィルタ１４、復調器１５及びシリ
アルパラレル変換器１６とにより２重化されている。こ
の２重化された受信処理部１０により受信された各回線
のデータは、第２図に示すように、第１回線分（第２図
（１））、第２回線分（第２図（２））がそれぞれ同期
がとれた状態で主記憶装置４０内に、バスβを介して格
納される。
マイクロプロセッサ２０は、デジタル入力器３０の状態
を読み取って、主記憶装置４０内のいずれかの領域のデ
ータを個別出力部５０へ送出するかを決定する。
を読み取って、主記憶装置４０内のいずれかの領域のデ
ータを個別出力部５０へ送出するかを決定する。
、デジタル入力器３０は、ラインスイッチＬＳＷＩによ
り第１回線＋１のデータを読むか第２回線＋２のデータ
を読むか、またラインスイッチＬＳＷ２により手動Ｈか
自動Ａかの切替を行うようになっている。
り第１回線＋１のデータを読むか第２回線＋２のデータ
を読むか、またラインスイッチＬＳＷ２により手動Ｈか
自動Ａかの切替を行うようになっている。
個別出力部５０は、主記憶装置４０に格納された第１回
線＋１のデータ（第２図（１））または第２回線＋２の
データ（第２図（２））が出力される装置である。
線＋１のデータ（第２図（１））または第２回線＋２の
データ（第２図（２））が出力される装置である。
上記の構成を有する第１図の装置の動作を第３図のタイ
ムチャートを用いて説明する。
ムチャートを用いて説明する。
第１図に示す２重化された受信処理部１０により、主記
憶装置４０内に設けた各回線に対応したメモリエリアに
格納する（第２図）。
憶装置４０内に設けた各回線に対応したメモリエリアに
格納する（第２図）。
この場合、デジタル入力器３０の状態が読み取られ、手
動Ｈ１自動Ａのいずれのモードにあるか、また手動モー
ドの場合第１回線（纂２図（１））、第２回線（第２図
（２））のいずれのメモリエリアからデータを個別出力
部５０へ受け渡すかが決定される。
動Ｈ１自動Ａのいずれのモードにあるか、また手動モー
ドの場合第１回線（纂２図（１））、第２回線（第２図
（２））のいずれのメモリエリアからデータを個別出力
部５０へ受け渡すかが決定される。
第３図（１）に示すようにデータｄ４からｄ４までは第
１回線に対応するメモリエリアから個分」出力部５０へ
受け渡していた（第３図（３））。ここで、Ｘ印で示す
ように第１回線のデータｄ、が瞬時に受信不能となって
も、外部のラインスイッチＬＳＷ２の状態が自動モード
Ａであれば第２回線に対応するメモリエリアから（第３
図（２））矢印すに示すように、正常なデータｄ、を個
別出力部５０へ受け渡すことができる（第３図（３））
。そして再び第１回線４＝１に対応するメモリエリアか
ら正常なデータｄ、からｄ、までを個別出力部５０へ受
け渡す（第３図（３））。
１回線に対応するメモリエリアから個分」出力部５０へ
受け渡していた（第３図（３））。ここで、Ｘ印で示す
ように第１回線のデータｄ、が瞬時に受信不能となって
も、外部のラインスイッチＬＳＷ２の状態が自動モード
Ａであれば第２回線に対応するメモリエリアから（第３
図（２））矢印すに示すように、正常なデータｄ、を個
別出力部５０へ受け渡すことができる（第３図（３））
。そして再び第１回線４＝１に対応するメモリエリアか
ら正常なデータｄ、からｄ、までを個別出力部５０へ受
け渡す（第３図（３））。
第１回線の正常データｄ、を受け渡した後、第３図（１
）の矢印αで示すように受信不能となったときは矢印Ｃ
で示すように健全回線たる第２回線に対応するメモリエ
リアから正常なデータｄ１ｏ以降のデータを個別出力部
５０へ受け渡す（第３図（３））。
）の矢印αで示すように受信不能となったときは矢印Ｃ
で示すように健全回線たる第２回線に対応するメモリエ
リアから正常なデータｄ１ｏ以降のデータを個別出力部
５０へ受け渡す（第３図（３））。
発明の効果
上記の通り、本発明によればＣＤＴ装置内のフィルタと
復調器とシリアルパラレル変換器から成る受信処理部を
二重化することにより、常時は主記憶装置に両回線のデ
ータを格納しておいていずれかの回線が故障したときは
主記憶装置内の健全回線のデータを直ちに読み取れるの
で、データの受信不能時間をなくすことができる。
復調器とシリアルパラレル変換器から成る受信処理部を
二重化することにより、常時は主記憶装置に両回線のデ
ータを格納しておいていずれかの回線が故障したときは
主記憶装置内の健全回線のデータを直ちに読み取れるの
で、データの受信不能時間をなくすことができる。
第１図は本発明方式を実施するだめの装置構成図、第２
図は第１図の主記憶装置の構成図、第３図は本発明方式
のタイムチャート、第４図は従来方式の構成図、第５図
は従来方式のタイムチャートである。 １０・・・受信処理部、１１・・・フィルタ、１２・・
・復調器、１３・・・シリアルパラレル変換器、１４・
・・フィルタ、１５・・・復調器、１６・・・シリアル
パラレル変換器、２０・・・マイクロプロセッサ、３０
・・・デジタル入力器、４０・・・主記憶装置、５０・
・・個別出力部、５１・・・デジタル出力器、５２・・
・デジタルアナログ変換器。 第１図 ０ 第２図 （１） （２）
図は第１図の主記憶装置の構成図、第３図は本発明方式
のタイムチャート、第４図は従来方式の構成図、第５図
は従来方式のタイムチャートである。 １０・・・受信処理部、１１・・・フィルタ、１２・・
・復調器、１３・・・シリアルパラレル変換器、１４・
・・フィルタ、１５・・・復調器、１６・・・シリアル
パラレル変換器、２０・・・マイクロプロセッサ、３０
・・・デジタル入力器、４０・・・主記憶装置、５０・
・・個別出力部、５１・・・デジタル出力器、５２・・
・デジタルアナログ変換器。 第１図 ０ 第２図 （１） （２）
Claims (1)
- マイクロプロセッサを用いたＣＤＴ装置の回線切替方式
において、上記マイクロプロセッサのバスに受信処理部
とデジタル入力器と主記憶装置と個別出力部を接続し、
受信処理部を２重化して第１回線と第２回線から受信し
たデジタルデータを各回線に対応したメモリエリアを設
けた主記憶装置内に格納し、デジタル入力器の外部入力
スイッチの状態を読み取っていずれかの対応メモリエリ
アのデジタルデータを個別出力部に出力するようにした
ことを特徴とするＣＤＴ装置の回線切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10945584A JPS60254846A (ja) | 1984-05-31 | 1984-05-31 | Ｃｄｔ装置の回線切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10945584A JPS60254846A (ja) | 1984-05-31 | 1984-05-31 | Ｃｄｔ装置の回線切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60254846A true JPS60254846A (ja) | 1985-12-16 |
Family
ID=14510666
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10945584A Pending JPS60254846A (ja) | 1984-05-31 | 1984-05-31 | Ｃｄｔ装置の回線切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60254846A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107076A (ja) * | 1993-10-06 | 1995-04-21 | Nec Corp | 無瞬断データ切替装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698033A (en) * | 1979-12-30 | 1981-08-07 | Fujitsu Ltd | Switching system of standby transmission line |
| JPS5821251U (ja) * | 1981-07-31 | 1983-02-09 | 株式会社クボタ | 田植機用苗の育苗具 |
-
1984
- 1984-05-31 JP JP10945584A patent/JPS60254846A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5698033A (en) * | 1979-12-30 | 1981-08-07 | Fujitsu Ltd | Switching system of standby transmission line |
| JPS5821251U (ja) * | 1981-07-31 | 1983-02-09 | 株式会社クボタ | 田植機用苗の育苗具 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07107076A (ja) * | 1993-10-06 | 1995-04-21 | Nec Corp | 無瞬断データ切替装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60254846A (ja) | Ｃｄｔ装置の回線切替方式 | |
| JPH0213499B2 (ja) | ||
| JPS5939939B2 (ja) | 同期転送制御方式 | |
| JPH0731530B2 (ja) | 同期制御ｎｃ装置 | |
| JP2528225Y2 (ja) | 電子連動装置 | |
| JP2730356B2 (ja) | 待機冗長システム | |
| JPS62182857A (ja) | 入出力制御装置 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JPS633538A (ja) | 二重ル−プ伝送方式 | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JPH02108359A (ja) | 画像データ送出装置および画像形成装置 | |
| JPH0398320A (ja) | 冗長系を構成する現用、待機パッケージの切替制御方式 | |
| JPH0764602A (ja) | 二重化制御装置 | |
| JPS62123541A (ja) | 受信デ−タバッファ制御方式 | |
| JP2755998B2 (ja) | データ転送装置 | |
| JP3127939B2 (ja) | イベント情報伝送装置 | |
| JPS6223651A (ja) | デ−タ伝送装置 | |
| JPH01320839A (ja) | 多重化通信の中継回路 | |
| JPH0268643A (ja) | データ通信システム | |
| JPS60114050A (ja) | デ−タ受信監視装置 | |
| JPH01185049A (ja) | 信号処理回路 | |
| JPS62171251A (ja) | 通信制御装置 | |
| JPS61262335A (ja) | シリアル通信装置の複数制御回路 | |
| JPS59138147A (ja) | デ−タ伝送装置 | |
| JPH0263961A (ja) | 並列多重電子連動装置の系立上げ方法および並列多重電子連動装置 |