JPH0268643A - データ通信システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は１つのホストに対して複数の端末が接続され
、ホストと各端末との間でデータを通信するようにした
データ通信システムに関する。

〔従来の技術〕

一般にこの種のデータ通信システムにおいては、例えば
第４図Ａ−Ｃに示されたものが知られている。

Ａは１つのホストＨに対してそれぞれ並列にデータ線を
接続し、各データ線に端末Ｓ、〜Ｓ９が接続されたいわ
ゆるスター接続方式であり、この場合にはホストにおけ
る通信用のポートが多数必要であり、或は交換機が必要
である等の不都合を有している。

Ｂは１つのホストＨに対して各端末Ｓ、〜ＳＨがループ
状に接続されたループ接続方式であり、この場合には通
信線がループを構成するためにホス）Ｈと端末Ｓ　Ｉ−
Ｓ　Ｌｌとの距離に制約が生ずるという欠点を有してい
る。

さらにＣは１つのホスｌ−Ｈに対して１本の通信線を介
して複数の端末Ｓ、〜ＳＨを接続したパスライン方式で
あり、この場合には通信の衝突をさけるために複雑なプ
ロトコルが必要であり、例えばＣ３ＭＡ　（キャリア・
センス・マルチプル・アクセス）或はポーリング等の制
御方式を採用せざるを得ない等の欠点を有している。

〔発明の目的〕

この発明は通信用のボートを１つで済ますことができ、
又ホストと端末との距離に制約が少なく、さらに通信の
衝突をさけるための複雑なプロトコルを備える必要のな
いデータ通信システムを提供することを目的とするもの
である。

〔発明の概要〕

上記の目的を達成するために、この発明においてはホス
トに対して第１の端末がデータ用の信号線とコントロー
ル用の制御線によって結ばれ、さらに他の第２および第
３・・・・・・第Ｎの各端末は前記第１の端末に対して
信号線並びに制御線が順次直列に接続されるよう構成し
、第１〜第Ｎの各端末には通信の衝突をさけるため、送
信宣言後、それぞれ異なった時間後に送信を開始させる
ためのタイマーを備えた点に特徴を有する。

〔実施例〕

以下この発明を第１〜第３図に示した実施例に基づいて
説明する。

第１図はこの発明のシステム全体の構成を説明するため
の概念図である。

すなわち、ホストＨに対して第１の端末Ｓｌは端子１よ
り延出される線Ｃ１によって接続され、又第２の端末Ｓ
２は端子１より延出される線Ｃ２によって端末Ｓ１の端
子２に接続される。同様に第３の端末Ｓ３は端子１より
延出される線Ｃ３によって端末Ｓ２の端子２に接続され
る構成となっている。

第２図はそのうちの１つの端末の構成を示したブロック
図である。

マイクロプロセッサＭを中心として、ホスト側に接続さ
れる端子１にはデータ取込用の端子人４、データ送出用
の端子百、が備えられ、この端子λ７．ｎ１にはデータ
用の信号線が接続される。又端子ｌにはコントロール信
号受信用の端子Ｃ４、コントロール信号をホスト側に送
り出す端子心。

が備えられ、この端子Ｔａｌ、ＤＩにはコントロール用
の制御線が接続される。

一方この端末より下側に位置する各端末に対して接続す
るための端子２には、ホスト側からのデータを送出する
端子λ２、下側に位置する各端末からのデータを受けて
ホスト側に送出するための端子百２が備えられ、これら
端子λｚ＋Ｂｚにもデータ用の信号線が接続される。さ
らに端子２には下側に位置する端末に対してコントロー
ル信号を送出するための端子Ｃ２、下側に位置する端末
からのコントロール信号を受ける端子Ｄｔが備えられ、
これらＣｚ、Ｄｔにもコントロール用の制御線が接続さ
れる。

前記端子λ１と端子λ２との間にはラインレシーバ３お
よびライントライバ４が直列に接続されており、このレ
シーバ３とドライバ４との接続点にマイクロプロセッサ
Ｍのデータ取込用の端子Ａが接続されている。

又前記端子百、と端子■１との間にはラインレシーバ５
、ＡＮＤゲート６、ラインドライバフの直列回路が接続
されており、前記ＡＮＤゲート６の一方の入力端にはマ
イクロプロセッサＭのデータ送出端子Ｂが接続されてい
る。

又前記端子Ｃ１と端子０□との間にはラインレシーバ８
、ＯＲゲート９、ライントライバ１０の直列回路が接続
されており、前記ＯＲゲート９の一方の入力端にはマイ
クロプロセッサＭからのコントロール信号送出端子Ｅが
接続されると共に、ＯＲゲート９の他方の入力端にはマ
イクロプロセッサＭにコントロール信号を取込むための
端子Ｃが接続されている。

さらに端子Ｄ２と端子ｎ、との間にはラインレシーバ１
１．ＯＲゲートＩ２、ライントライバ１３の直列回路が
接続されており、前記ＯＲゲート１２の一方の入力端に
はマイクロプロセッサＭからのコントロール信号送出端
子Ｆが接続されると共に、ＯＲゲート１２の他方の入力
端にはマイクロプロセッサＭにコントロール信号を取込
むための端子りが接続されている。

なお１４はマイクロプロセッサＭに接続されたアドレス
スイッチであり、このスイッチには例えば１〜Ｎの切換
目盛が備えられ、上位から下位に直列に接続される各端
末ＳＩ・・・・・・ＳＮに応じてそれぞれ異なった目盛
に設定させることで、各端末固有のアドレス値（１〜Ｎ
）を与えると共に送信処理起動時間を異ならせるタイマ
ーの作用を成させるものである。

例：　（タイマー時間）　＝ｋｘ　（アドレス値）ｋは
各端末装置共通の定数 以上の構成の作用について第３図に基づいて説明する。

第３図は複数存在する端末のうち１つの端末についての
作用を示したフローチャートである。

ある特定な１つの端末におけるマイクロプロセッサＭよ
りホストＨに対してデータを送信する場合において、送
信処理が起動されると、先ず当該端末は２本のコントロ
ールラインすなわち当該端末より上側に接続されている
端末がビジー状態であるか否か（ステップＳ、）を確認
し、さらに当該端末より下側に接続されている端末がビ
ジー状態であるか否か（ステップＳ２）を確認する。も
し上側又は下側の端末がビジー状態であれば、ラインレ
シーバ８又は１１を介して端子Ｃ又はＤに与えられるレ
ベルは１であり、いずれもビジー状態でなければＣ＝０
．０＝Ｏである。

次にＣ＝Ｏ，Ｄ＝Ｏであれば、当該端末は２本のコント
ロールラインに対し送信することを宣言するためのコン
トロール信号を端子Ｅ、　　Ｆより送出（ステップＳ：
＋、Ｓ４）する。このコントロール信号はそれぞれＯＲ
ゲー１−９．１２およびライントライバ１０．１３を介
して当該端末より下側および上側に接続された端末の端
子Ｃ，Ｄに対し与えることになる。そして当該端末に設
定されているアドレススイッチ１４よりもたらされるタ
イマー設定時間を経過（ステップＳ、）した後、再び２
本のコントロールラインすなわち当該端末より上側およ
び下側に接続されている端末が送信しているか否かを確
認（ステップＳｉ、、Ｓ７）する。

ここでＣ＝Ｏ，Ｄ＝Ｏであれば当該端末を構成するマイ
クロプロセッサＭの端子Ｂよりデータを送信（ステップ
Ｓ。）する。

この時、データ信号はＡＮＤゲート６の一方の入力端に
印加され、このゲートの他方の入力端はラインレシーバ
５　（インバータ）によって出力“１”すなわちゲート
を開にするよう制御されている。従って端子Ｂからのデ
ータ信号はゲート６を通過し、ラインドライハフを介し
て上側の端末を介しつつホスＩ−Ｈに到達する。

当該端末よりデータ送信が終了すると、端子Ｅ。

Ｆに出力されていた送信宣言を表わす信号を停止（ステ
ップＳｑ　、　　５ＩＯ）　Ｌ、従って他の端末がデー
タをホストＨに対して送信し得る状態に成される。

なお以上は自己の端末の上側又は下側に接続されている
各端末が全てビジー状態ではない場合の動作について説
明したが、例えばステップ１又は２において、自己の端
末より上側又は下側に位置する端末がビジー状態である
と判断（Ｃ＝１．Ｄ−１）された場合は、ステップ９．
１０に移り、マイクロプロセンサＭにおける端子Ｅ、　
　Ｆの出力を共に“０”、すなわち送信宣言を表わす信
号の送出を停止状態に保持する。

又、ステップ５において自己の端末のタイマー設定時間
経過後に上側の端末がビジー状態であった場合、すなわ
ちステップ６でＣ＝１の場合にも上記したとおりステッ
プ９に移る。さらにステップ６においてたとえ、Ｃ＝Ｏ
であったとしても、ステップ７において下側の端末がビ
ジー状態であると判断された場合（Ｄ＝１）にも、上記
と同様にステップ９に移る。

従ってこれらのいずれの場合においても自己の端末をビ
ジー状態にすることな（、送信処理は待期することにな
って他の端末との通信の衝突は避けられる。

〔効　果〕

この発明は以上のとおり、ホストに対して各端末をコン
トロール用の制御線によって直列に接続し、しかも各端
末は他の端末がデータを送信することを宣言していない
ことを確認した上で、各端末に設定されているそれぞれ
異なったタイマー時間経過後にデータ信号を送り出すよ
う設定されるため、各端末間での通信の衝突を未然に防
ぐことが可能である。従って他の端末がビジー状態にあ
るか否かを検知するだけなので通信の衝突を防ぐための
複雑なプロトコルを用意する必要もない。

又制御線および信号線はホストに対し各端末毎に直列に
接続される構成のため、各機器に通信用のボートを多数
設ける必要もなく、又ホストと端末との距離に制約を受
けるという不都合も生じない。

【図面の簡単な説明】

第１図はこの発明の全体構成を示すブロック図、第２図
はこの発明に用いられる端末の一例を示したブロック図
、 第３図はその動作を説明するためのフローチャート、 第４図Ａ−Ｃは従来の例を示したブロック図である。 Ｈ・・・ホスト、８１〜ＳＮ・・・端末、Ｍ・・・マイ
クロプロセッサ、１，２・・・端子、３，５，８．１１
・・・ラインレシーバ、４，７，１０．１３・・・ライ
ントライバ、６・・・ＡＮＤゲート、９，１２・・・Ｏ
Ｒゲート、１４・・・アドレススイッチ（タイマー）。 特許出願人　　　パイオニア株式会社 第２図 第 図 （Ａ） （Ｂ） （Ｃ） 第４ 図

Claims (2)

【特許請求の範囲】
1. （１）ホストに対して複数の端末が接続され、ホストと
   各端末との間でデータを通信するようにしたものにおい
   て、ホストに対して第１の端末がデータ用の信号線とコ
   ントロール用の制御線で接続され、又第２および第３以
   降の各端末が前記第１および第２以降の各端末に対して
   それぞれデータ用の信号線とコントロール用の制御線に
   よって順次直列に接続されるよう成され、前記各端末に
   は前記制御線に対して自己の端末が送信することを宣言
   する信号を送出後、それぞれ異なった時間経過後に当該
   端末より前記信号線に対してデータを送出させるための
   タイマーを具備したことを特徴とするデータ通信システ
   ム。
2. （２）前記タイマーを個々の端末のアドレス値の関数で
   時間設定することを特徴とする請求項１記載のデータ通
   信システム。