JPS633538A - 二重ル−プ伝送方式 - Google Patents

二重ル−プ伝送方式

Info

Publication number
JPS633538A
JPS633538A JP14763986A JP14763986A JPS633538A JP S633538 A JPS633538 A JP S633538A JP 14763986 A JP14763986 A JP 14763986A JP 14763986 A JP14763986 A JP 14763986A JP S633538 A JPS633538 A JP S633538A
Authority
JP
Japan
Prior art keywords
transmission
line
access control
data
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14763986A
Other languages
English (en)
Inventor
Tatsuo Ishihara
石原 達夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14763986A priority Critical patent/JPS633538A/ja
Publication of JPS633538A publication Critical patent/JPS633538A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、二重ループ伝送路にかかわる送信制御方式に
関する。本発明はローカルエリアネントワークのデータ
伝送に利用する。
〔概 要〕
本発明は、トークンパッシング制御が行われる二重ルー
プ伝送方式での伝送路切替手段において、伝送路にデー
タ伝送を許可する送信要求起動信号を切替後のデータ送
出手段に供給する回路手段を設けることにより、 送信データの監視に要するソフトウェア量を軽減するこ
とができるようにしたものである。
〔従来の技術〕
二重ループ伝送路に接続された各ノードでの従来の送信
手順は、ノード内に設けられている送信バッファメモリ
に主メモリから送信データをDMA転送し、このDMA
転送が終了すると送信DMA完了の割込みを発生して送
信制御プログラムに通知し、送信制御プログラムは送信
DMA完了の割込みが発生したことを検出すると送信バ
ッファメモリ内に送信データが蓄積されたと判断し、送
信バッファメモリ内にある送信データを伝送路に送信す
るための送信要求コマンドを主に通信路として使用され
ている系(現用系)の伝送路に接続された送信バスアク
セス制御部に送信して起動をかけ、この現用系の送信バ
スアクセス制御部は現用系の受信制御部がトークンフレ
ームを受信したことを知ると、送信バッファメモリ内の
データを現用系の伝送路に送信していた。また、伝送路
を監視・制御するノードマスターは現用系の伝送路に障
害を検出すると待機系の伝送路を介し各ノードに系切換
指令を送信する。各ノードはこれを受信し、下位ノード
に転送後に通信路として使用する系を現用系から待機系
の伝送路へと切り換え、送信バッファメモリ内に現用系
の伝送路からのトークンフレーム待ちとなった未送信の
送信データが残っていた場合には、待機系の送信バスア
クセス制御部に再び送信要求コマンドを送信して起動を
かけ、待機系の伝送路に送信していた。
〔発明が解決しようとする問題点〕
このような二重ループ伝送路で用いられる系切り換え後
の従来例送信制御方式では、送信制御プログラムは、主
メモリから送信バッファメモリに送信データを転送し、
送信バスアクセス制御部が送信要求コマンドを送信した
後に現用系の受信制御部がトークンフレームを受信し、
送信データが伝送路に送信されはじめるまで監視し、こ
の間に系切り換えが発生した場合には待機系の送信制御
部に対し再び送信要求コマンドを送信する方法となって
いたので、送信データの監視に処理プログラムが必要で
あり、送信制御に要する処理時間が増える欠点があった
本発明はこのような欠点を除去するもので、送信制御に
要する処理時間を短縮することができる手段を備えた二
重ループ伝送方式を提供することを目的とする。
〔問題点を解決するための手段〕
本発明は、一つの伝送路が現用系として選択され他方が
待機系になる二重ループ伝送路と、この二重ループ伝送
路に挿入された複数個のノードと、このノードのそれぞ
れは、送信データを一時蓄積する送信バッファと、この
送信バッファへの送信データの転送終了時に送信要求起
動信号を生成する送信要求手段と、上記二重ループ伝送
路のそれぞれの伝送路に対応して設けられ、自ノードが
上記伝送路からトークンフレームを獲得しかつ送信要求
起動信号に受信したときに、送信データを上記伝送路に
送出する送信バスアクセス制御手段とを備えた二重ルー
プ伝送方式において、上記送信要求手段と上記送信バス
アクセス制?111手段のそれぞれとの間に設定される
経路と、この経路のうち上記データ伝送を行う伝送路に
接続された送信バスアクセス制御手段との経路を設定す
る選択手段とを備えたことを特徴とする。
〔作 用〕
複数のノードが二重化されたループ状伝送路に結合され
、この伝送路の使用権がトークンフレームを獲得したノ
ードに与えられる。通信のために使用される伝送路と障
害対策のため予備待機している伝送路を障害発生時に切
り換えることにより障害から復旧する系切換え制御を行
う。主メモリから送信バッファメモリへの送信データの
転送が終了すると、送信データを送信バッファメモリか
ら現用系の伝送路に送信するために送信要求の発行を行
う。待機系の伝送路から系切換検出部を経て受信した系
切換え要求信号により送信バッファメモリから現用系の
送信バスアクセス制御部に送信される送信データ線と送
信要求信号線を待機系の送信バスアクセス制御部に切り
換える。送信バッファメモリから送信バスアクセス制御
部への送信データの読み出しを開始すると送信要求起動
信号は解除される。すなわち、主メモリから送信バソフ
ァメモリに送信データの転送が終了後伝送路が現用系か
ら待機系に切り換わった場合は、送信バッファメモリに
接続される送信バスアクセス制御部も、現用系から待機
系に切り換わるとともに、系切換え要求信号により送信
要求起動信号も同時に待機系の送信バスアクセス制御部
に送出され、送信バッファメモリ内の送信データを待機
系の伝送路に送信することができる。
〔実施例〕
以下、本発明実施例を図面に基づいて説明する。
第1図は五つのノード10.11.12.13および1
4が二重ループ伝送路で結合された二重ループ伝送路系
を示す。はじめに、0系伝送路15が現用系であり、1
系伝送路16が待機系であるとして説明する。ノード1
0はノードマスターで、ここで伝送路全体の監視・制御
を行う。ノード10は0系伝送路上の障害を検出すると
、0系の伝送路を周回していたトークンフレームを消去
し、次に待機系である1系の伝送路に系切換信号を送信
する。各ノードがこれを受信して系切換信号を検出後に
、1系伝送路16に送信する。系切換信号が各ノードを
一周し、ノード10がこれを検出すると、次にトークン
フレームを1系伝送路16に送信し、1系伝送路16を
現用系の伝送路にする。
第2図は各ノードの送受信制御部の構成図である。この
送受信制御部は、それぞれO系および1系のバスアクセ
ス制御部24および25と、それぞれ0系および1系の
バッファメモリおよび主制御部26および27と、伝送
路系切換制御部28とを備える。
はじめ、0系が現用系であり、0系バツフアメモリおよ
び主制御部26は0系バスアクセス制御部24に接続さ
れ、0系伝送路を介して他ノードとの通信を行っていた
とする。このときに、1系バツフアメモリおよび主制御
部27は1系バスアクセス制御部25に接続されて待機
している。ノード10からの系切換信号は待機系である
1系バフフアメモリおよび主制御部27に入力されると
同時に、伝送路系切換制御部28がこれを検出する。1
系バ・ソファメモリおよび主制御部27は入力した系切
換信号を1系伝送路に送信する。伝送路系切換制御部2
8はこの後で0系バツフアメモリおよび主制御部26と
1系バツフアメモリおよび主制御部27とに対しそれぞ
れに系切換制御信号を送信する。各バッファメモリおよ
び主制御部26および27はこれを受信し、各自の系の
バスアクセス制御部に接続されていた通信バスを他の系
のバスアクセス制御部に接続する。
第3図はノードのO系および1系の送信バスアクセス制
御部とO系の送信制御部を示すブロック図であり、この
図に基づいて系切換後の送信方法を説明する。符号30
および31はそれぞれ0系およびl系の送信側伝送路で
ある。符号32および33はそれぞれ0系および1系の
送信ハスアクセス制御部である。符号34は0系選択部
で、通常は0系送信制御部からの送信データはO光送信
バスアクセス制御部32に入力され、1系からの送信デ
ータは1系送信バスアクセス制御部33に入力されるよ
う接続されているが、系切換検出部43からの系切換制
御信号によりO系送信制御部からの送信データは1系送
信バスアクセス制御部33に入力され、1系送信制御部
からの送信データはO系送信パスアクセス制御部32に
入力される。符号36は送信バッファメモリで、主メモ
リ38上にある送信データは送信DMA回路37により
ここに転送される。符号37は送信DMA回路で、主メ
モリ38から送信データを送信バッファメモリ36に転
送し、その転送の終了を示す送信バッファ書込終了信号
は送信バッファ書込終了検出部41に入力される。符号
38は主制御部39がアクセス可能な主メモリで、送信
データが格納される。符号39は0系の主制御部で、0
系における送受信を選択する。
符号40は送信バスアクセス制御部32および33に対
して送信要求を出力する送信要求起動信号生成部である
。符号41は送信バンファ書込終了検出部であり、符号
42は送信バッファ続出開始検出部である。送信要求起
動信号は送信バッファ書込終了検出部41からのセット
信号でセントされ、送信バッファ続出開始検出部42か
らのリセット信号でリセットされる。符号43は系切換
検出部で、待機系の受信側伝送路からの系切換信号を検
出し、系切換え制御信号を出力する。
ここで、主メモリ38内のデータを送信する場合は、送
信制御プログラムが送信DMA回路37に対して送信起
動コマンドを出すと、主メモリ38内の送信データが送
信バッファメモリ36にDMA転送される。送信バッフ
ァメモリ36に送信データの書込みが終了したことを送
信バッファ書込終了検出部41で検出し、この検出信号
が送信要求起動信号生成部40に入力されると、送信要
求起動信号生成部40は送信要求信号を出力する。0系
選択部34は系切換検出部43から出力される系選択信
号により送信バッファメモリ36からの送信データバス
と送信要求起動信号生成部40からの送信要求起動信号
線とを0系送信バスアクセス制御部34に接続している
ので、送信要求起動信号生成部40からの送信要求信号
はO系送信バスアクセス制御部32に入力される。0系
送信バスアクセス制御部32はこれを受信すると、0系
受信バスアクセス制御部からのトークンフレーム検出信
号待ちとなり、トークンフレーム検出信号が入力され、
0系伝送路からトークンフレームを受信したことを知る
と、送信バッファメモリ36から送信データを読み出し
て0系送信側伝送路30に送信データを送信する。送信
バッファ続出開始検出部42は送信バッファメモリ36
から送信データが読み出されたことを知ると、送信要求
起動信号生成部40からO系送信バスアクセス制御部3
2に入力されている送信要求起動信号をリセットする。
0系送信バスアクセス制御部32が送信要求起動信号を
受信してトークンフレーム検出信号待ちとなうた状態で
待機系である1系伝送路31から系切換信号を受信する
と、系切換検出部43はこれを検出して系切換制御信号
を出力し、0系選択部34をディスイネーブルとし、1
系選択部35をイネーブルとすることによって送信バッ
ファメモリ36からの送信データバスと送信要求起動信
号生成部40からの送信要求信号線とは1系送信バスア
クセス制御部33に接続される。0系送信バスアクセス
制御部32は送信要求起動信号が入力されなくなると、
トークンフレーム検出信号待ち状態から解除される。送
信要求起動信号生成部40は送信要求起動信号をラッチ
しているので、今度は1系送信バスアクセス制御部33
がトークンフレーム検出信号待ち状態になる。1系受信
側伝送路よりトークンフレームが受信されると、1系送
信バスアクセス制御部33に対しトークンフレーム検出
信号が入力され、l系送信バスアクセス制御部33は送
信データバスを介して送信バッファメモリ36の内容を
読み出してl系伝送路31に送信する。
〔発明の効果〕
本発明は、以上説明したように、送信制御プログラムが
送信起動コマンドを発行して主メモリ内の送信データを
送信バッファメモリに蓄積を終了して送信バスアクセス
制御部に送信要求起動信号を送出後でかつ送信バスアク
セス制御部が送信バッファメモリから読み出す前に伝送
路が現用系から待機系に切換わった場合に、送信要求起
動信号も待機系の送信バスアクセス制御部に切り換わっ
て送出され、送信バッファメモリ内の送信データが待機
系の伝送路に送出されるので、伝送路の切換え時に送信
選択プログラムで送信処理を行うことが不要になり、送
信選択プログラムの処理時間を短縮することができる効
果がある。
【図面の簡単な説明】
第1図は本発明実施例方式の構成を示すブロック構成図
。 第2図は第1図のノードの全体構成を示すブロック構成
図。 第3図は第2図のノードの部分構成を示すブロック構成
図。 10〜14・・・ノード、15・・・0系伝送路、16
・・・1系伝送路、20・・・0系送信側伝送路、21
・・・1系送信側伝送路、22・・・0系受信側伝送路
、23・・・1系受信側伝送路、24・・・0系バスア
クセス制御部、25・・・1系バスアクセス制御部、2
6・・・O系バフファメモリおよび主制御部、27・・
・1系バフフアメモリおよび主制御部、28・・・伝送
路系切換制御部、30・・・0系伝送路、31・・・1
系伝送路、32・・・0系送信バスアクセス制御部、3
3・・・1系送信バスアクセス制御部、34・・・0系
選択部、35・・・1系選択部、36・・・送信バッフ
ァメモリ、37・・・送信D M A回路、38・・・
主メモリ、39・・・主制御部、40・・・送信要求起
動信号生成部、41・・・送信バッファ書込終了検出部
、42・・・送信バッファ続出開始検出部、43・・・
系切換検出部。 実施例の構成 第1図 ノードの全体構成 第2図 第3図

Claims (1)

    【特許請求の範囲】
  1. (1)一つの伝送路が現用系として選択され他方が待機
    系になる二重ループ伝送路と、 この二重ループ伝送路に挿入された複数個のノードと、 このノードのそれぞれは、 送信データを一時蓄積する送信バッファと、この送信バ
    ッファへの送信データの転送終了時に送信要求起動信号
    を生成する送信要求手段と、上記二重ループ伝送路のそ
    れぞれの伝送路に対応して設けられ、自ノードが上記伝
    送路からトークンフレームを獲得しかつ送信要求起動信
    号に受信したときに、送信データを上記伝送路に送出す
    る送信バスアクセス制御手段と を備えた二重ループ伝送方式において、 上記送信要求手段と上記送信バスアクセス制御手段のそ
    れぞれとの間に設定される経路と、この経路のうち上記
    データ伝送を行う伝送路に接続された送信バスアクセス
    制御手段との経路を設定する選択手段と を備えたことを特徴とする二重ループ伝送方式。
JP14763986A 1986-06-23 1986-06-23 二重ル−プ伝送方式 Pending JPS633538A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14763986A JPS633538A (ja) 1986-06-23 1986-06-23 二重ル−プ伝送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14763986A JPS633538A (ja) 1986-06-23 1986-06-23 二重ル−プ伝送方式

Publications (1)

Publication Number Publication Date
JPS633538A true JPS633538A (ja) 1988-01-08

Family

ID=15434884

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14763986A Pending JPS633538A (ja) 1986-06-23 1986-06-23 二重ル−プ伝送方式

Country Status (1)

Country Link
JP (1) JPS633538A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193576U (ja) * 1986-05-31 1987-12-09
US6909288B2 (en) 2002-07-02 2005-06-21 Fuji Photo Film Co., Ltd. Battery remaining amount warning circuit
US6922151B2 (en) 2002-07-11 2005-07-26 Fuji Photo Film Co., Ltd. Battery remaining amount warning circuit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62193576U (ja) * 1986-05-31 1987-12-09
US6909288B2 (en) 2002-07-02 2005-06-21 Fuji Photo Film Co., Ltd. Battery remaining amount warning circuit
US6922151B2 (en) 2002-07-11 2005-07-26 Fuji Photo Film Co., Ltd. Battery remaining amount warning circuit

Similar Documents

Publication Publication Date Title
JPH0258823B2 (ja)
WO1999022307A1 (fr) Interface de donnees et systeme de communication haute vitesse utilisant cette interface
JPS63280365A (ja) ダイレクトメモリアクセスオ−ダ競合制御方式
US5442631A (en) Communication control device
JPS633538A (ja) 二重ル−プ伝送方式
JPS6146550A (ja) バス間結合装置
JPS63263555A (ja) 多重プロセッサシステム用のプロセッサモジュール自動判定システム
JPS6027256A (ja) パケツト交換機の切替方式
JPS6412144B2 (ja)
JPH0430218B2 (ja)
JP2905495B2 (ja) 負荷制御システム
JP2513007B2 (ja) 遠方監視制御装置のデ―タ送受信方式
JP2511542B2 (ja) 情報処理システム
JPS61271555A (ja) ダイレクトメモリアクセス転送方式
JP2708366B2 (ja) データ処理システム及びその補助制御装置
JPH0764602A (ja) 二重化制御装置
JP2000347712A (ja) プログラマブルコントローラ
JP3127939B2 (ja) イベント情報伝送装置
JP3505540B2 (ja) データ転送装置
JPS62213347A (ja) 回線切替え方式
JPH037177B2 (ja)
JP2674886B2 (ja) データ救済方式
JPS6244305B2 (ja)
JPH04181838A (ja) ネットワーク構成制御方式
JPH04157896A (ja) 交換機用マルチリングバスシステム