JPH037177B2 - - Google Patents
Info
- Publication number
- JPH037177B2 JPH037177B2 JP58139040A JP13904083A JPH037177B2 JP H037177 B2 JPH037177 B2 JP H037177B2 JP 58139040 A JP58139040 A JP 58139040A JP 13904083 A JP13904083 A JP 13904083A JP H037177 B2 JPH037177 B2 JP H037177B2
- Authority
- JP
- Japan
- Prior art keywords
- modem
- fault
- signal
- failure
- station
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012544 monitoring process Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 7
- 238000001514 detection method Methods 0.000 claims description 6
- 239000000872 buffer Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 8
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- AYFVYJQAPQTCCC-GBXIJSLDSA-N L-threonine Chemical compound C[C@@H](O)[C@H](N)C(O)=O AYFVYJQAPQTCCC-GBXIJSLDSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000012806 monitoring device Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0805—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability
- H04L43/0811—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters by checking availability by checking connectivity
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
【発明の詳細な説明】
本発明は通信システムの障害監視方式に関し、
特に1つの親局に対して複数の子局との通信回線
が2重化されているセレクテイング・ボーリング
監視方式に関するものである。
特に1つの親局に対して複数の子局との通信回線
が2重化されているセレクテイング・ボーリング
監視方式に関するものである。
第1図は1つの親局に対して複数の子局がスタ
ー状の通信網で構成された遠方監視方式を示すも
のであり、各子局にて収集したアラーム(障害信
号)は各通信回線を介して親局へ転送され、親局
にてアラームの識別及び表示を行つている。子局
でのアラーム情報の親局への転送は第2図に示す
如く、マイクロプロセツサ(CPU)1及びモデ
ムインタフエースユニツト(MODEM INF)2
のみの制御で行われている。
ー状の通信網で構成された遠方監視方式を示すも
のであり、各子局にて収集したアラーム(障害信
号)は各通信回線を介して親局へ転送され、親局
にてアラームの識別及び表示を行つている。子局
でのアラーム情報の親局への転送は第2図に示す
如く、マイクロプロセツサ(CPU)1及びモデ
ムインタフエースユニツト(MODEM INF)2
のみの制御で行われている。
例えばマイクロプロセツサ1及びモデムインタ
フエース2の少くともいずれか1方に障害が発生
した場合、モデム(MODEM)3との通信制御
手順(通信プロトルコ)である制御信号RS
(Request to Send)が正常に送出されないため、
親局との通信が不可能となる。この場合親局にお
いては、全て他局障害として処理することとなつ
て障害の種類の識別が不可能であるという欠点が
ある。
フエース2の少くともいずれか1方に障害が発生
した場合、モデム(MODEM)3との通信制御
手順(通信プロトルコ)である制御信号RS
(Request to Send)が正常に送出されないため、
親局との通信が不可能となる。この場合親局にお
いては、全て他局障害として処理することとなつ
て障害の種類の識別が不可能であるという欠点が
ある。
本発明の目的は、障害発生時にモデムとの通信
制御信号を各子局において独立に制御すること
で、従来欠点を改善するようにした障害監視方式
を提供することである。
制御信号を各子局において独立に制御すること
で、従来欠点を改善するようにした障害監視方式
を提供することである。
本発明の障害監視方式は、1つの親局に対し複
数の子局を有する通信システムにおける障害監視
方式であつて、その特徴とするところは、子局の
各々において自局の障害の種類に応じて障害識別
信号を発生する手段を設け、この障害識別信号を
親局へ送出するようにしたことにある。
数の子局を有する通信システムにおける障害監視
方式であつて、その特徴とするところは、子局の
各々において自局の障害の種類に応じて障害識別
信号を発生する手段を設け、この障害識別信号を
親局へ送出するようにしたことにある。
以下に本発明について図面を参照しつつ説明す
る。
る。
第3図は本発明の実施例の概略ブロツク図であ
り、モデムインタフエースユニツト2とモデム3
との間の通信制御信号のうちRS信号とSD(Send
Data)とを信号切換回路4を介するようにして
おり、この信号切換回路4の制御をI/Oユニツ
ト5により行うよう構成し、障害発生時にCPU
1とモデム3との間の制御をI/Oユニツト5を
用いて、モデムインタフエースユニツト2とは独
立な形で制御する方式としている。
り、モデムインタフエースユニツト2とモデム3
との間の通信制御信号のうちRS信号とSD(Send
Data)とを信号切換回路4を介するようにして
おり、この信号切換回路4の制御をI/Oユニツ
ト5により行うよう構成し、障害発生時にCPU
1とモデム3との間の制御をI/Oユニツト5を
用いて、モデムインタフエースユニツト2とは独
立な形で制御する方式としている。
例えば、モデムインタフエースユニツト2の障
害発生の場合には、RSをアクテイブとしてSDに
011011011……の規則信号を、I/Oユニツト5
から信号切換回路4を介して送出する。また、
CPU1の障害の場合には、同じくRSをアクテイ
ブにしてSDに100100100……の規則信号を、I/
Oユニツト5から信号切換回路4を介して親局へ
送出する。親局側では障害発生識別用の上記規則
信号のコードを識別することにより、子局のどの
ユニツトにいかなる障害が発生したかを検出する
ことが可能となる。従つて、上記規則信号のコー
ドは各子局毎に障害発生の種類(CPU障害若し
くはモデムインタフエースユニツト障害)に応じ
て予め決定されているものとする。
害発生の場合には、RSをアクテイブとしてSDに
011011011……の規則信号を、I/Oユニツト5
から信号切換回路4を介して送出する。また、
CPU1の障害の場合には、同じくRSをアクテイ
ブにしてSDに100100100……の規則信号を、I/
Oユニツト5から信号切換回路4を介して親局へ
送出する。親局側では障害発生識別用の上記規則
信号のコードを識別することにより、子局のどの
ユニツトにいかなる障害が発生したかを検出する
ことが可能となる。従つて、上記規則信号のコー
ドは各子局毎に障害発生の種類(CPU障害若し
くはモデムインタフエースユニツト障害)に応じ
て予め決定されているものとする。
モデムインタフエースユニツトにはTHRE
(Transmit Holding Register Empty)という
状態フラグが存在しているが、このユニツトに障
害が発生するとこの状態クラグが立つ様になつて
いる。CPUではモデムインタフエースの制御を
行う前に必らずこのフラグの存否を監視すること
により、モデムインタフエースユニツトの障害発
生を検出することが可能となる。この検出がI/
Oユニツト5へモデムインタフエースユニツトア
ラーム信号として送出される。
(Transmit Holding Register Empty)という
状態フラグが存在しているが、このユニツトに障
害が発生するとこの状態クラグが立つ様になつて
いる。CPUではモデムインタフエースの制御を
行う前に必らずこのフラグの存否を監視すること
により、モデムインタフエースユニツトの障害発
生を検出することが可能となる。この検出がI/
Oユニツト5へモデムインタフエースユニツトア
ラーム信号として送出される。
一方、CPUが正常に動作している場合、所定
のソフトフロー(手順)が繰返し行われている
が、このフローの途中において外部へ予め定めら
れた一定の信号を送出するようになつており、よ
つて当該ソフトが正常に処理されいれば、ソフト
フローのループ周期でもつて規則的に上記一定の
信号が送出される。ここで、CPUに障害が発生
すると、ソフトフローのループ周期がとだえて一
定の信号の発生が停止することになり、よつて
CPU障害を検出することができる。この検出が
I/Oユニツト5へCPUアラーム信号として送
出される。
のソフトフロー(手順)が繰返し行われている
が、このフローの途中において外部へ予め定めら
れた一定の信号を送出するようになつており、よ
つて当該ソフトが正常に処理されいれば、ソフト
フローのループ周期でもつて規則的に上記一定の
信号が送出される。ここで、CPUに障害が発生
すると、ソフトフローのループ周期がとだえて一
定の信号の発生が停止することになり、よつて
CPU障害を検出することができる。この検出が
I/Oユニツト5へCPUアラーム信号として送
出される。
第4図はI/Oユニツト5の概略ブロツクを示
すもので、先述したモデムインタフエースユニツ
トアラーム信号及びCPUアラーム信号はオアゲ
ート51を介してRS及びコントロール信号とな
る。また、モデムインタフエースユニツトアラー
ム信号の発生を受けて活性化される011011011…
…の規則信号を発生する信号生成回路52と同じ
くスリーステートバツフア53とが設けられてい
る。
すもので、先述したモデムインタフエースユニツ
トアラーム信号及びCPUアラーム信号はオアゲ
ート51を介してRS及びコントロール信号とな
る。また、モデムインタフエースユニツトアラー
ム信号の発生を受けて活性化される011011011…
…の規則信号を発生する信号生成回路52と同じ
くスリーステートバツフア53とが設けられてい
る。
更に、CPUアラーム信号の発生を受けて活性
化される100100100……の規則信号を発生する信
号生成回路54と同じスリーステートバツフア5
5とが設けられている。両スリーステートバツフ
ア53及び55の両出力が共通されてSD出力と
なつている。
化される100100100……の規則信号を発生する信
号生成回路54と同じスリーステートバツフア5
5とが設けられている。両スリーステートバツフ
ア53及び55の両出力が共通されてSD出力と
なつている。
こうすることにより、モデムインタフエースユ
ニツトに障害が生じれば、モデムインタフエース
ユニツトアラーム信号がアクテイブとなり、信号
生成回路52及びバツフア53が共に活性化され
て、011011011……の規則信号がバツフア53を
介してSD信号として出力される。また、CPUに
障害が生じれば、CPUアラーム信号がアクテイ
ブとなり、同様に100100100……の規則信号がバ
ツフア55を介してSD信号として出力される。
アラーム信号がアクテイブでなければ、両バツフ
ア53,55は共にハイインピーダンス出力状態
となつている。
ニツトに障害が生じれば、モデムインタフエース
ユニツトアラーム信号がアクテイブとなり、信号
生成回路52及びバツフア53が共に活性化され
て、011011011……の規則信号がバツフア53を
介してSD信号として出力される。また、CPUに
障害が生じれば、CPUアラーム信号がアクテイ
ブとなり、同様に100100100……の規則信号がバ
ツフア55を介してSD信号として出力される。
アラーム信号がアクテイブでなければ、両バツフ
ア53,55は共にハイインピーダンス出力状態
となつている。
第5図は信号切換回路4の概略ブロツク図であ
り、モデムインタフエースユニツト2よりのSD
及びRS信号はスリーステートインバータバツフ
ア41及び42を夫々介してモデム3へのSD及
びRS入力信号となつている。また、I/Oユニ
ツト5からのSD及びRS信号は夫々直接及びスリ
ーステートインバータバツフア44を介してバツ
フア41及び42の出力と共通とされている。
り、モデムインタフエースユニツト2よりのSD
及びRS信号はスリーステートインバータバツフ
ア41及び42を夫々介してモデム3へのSD及
びRS入力信号となつている。また、I/Oユニ
ツト5からのSD及びRS信号は夫々直接及びスリ
ーステートインバータバツフア44を介してバツ
フア41及び42の出力と共通とされている。
また、I/Oユニツト5からのコントロール信
号は4入力ナンドゲート43の1入力とされてお
り、このゲート43の出力が先のバツフア41及
び42の制御信号となつている。尚、ゲート43
の他入力には、CPU1からのI/O REQ(I/
O Request),WR(Write)及びI/O SEL
(I/O Select)の各信号が夫々印加されてい
る。
号は4入力ナンドゲート43の1入力とされてお
り、このゲート43の出力が先のバツフア41及
び42の制御信号となつている。尚、ゲート43
の他入力には、CPU1からのI/O REQ(I/
O Request),WR(Write)及びI/O SEL
(I/O Select)の各信号が夫々印加されてい
る。
何等障害発生のないときには、コントロール信
号は非アクテイブであり、バツフア44はハイイ
ンピーダンス出力状態にあると共に、ナンドゲー
ト43の出力をアクテイブとしてバツフア41及
び42を共に活性化する。この場合、第4図に示
したバツフア53,55は共にハイインピーダン
スとなつているから、バツフア41及び42の出
力がモデム3へ供給されて正常な通信制御が行わ
れる。
号は非アクテイブであり、バツフア44はハイイ
ンピーダンス出力状態にあると共に、ナンドゲー
ト43の出力をアクテイブとしてバツフア41及
び42を共に活性化する。この場合、第4図に示
したバツフア53,55は共にハイインピーダン
スとなつているから、バツフア41及び42の出
力がモデム3へ供給されて正常な通信制御が行わ
れる。
CPU又はモデムインタフエースユニツトに障
害が発生すると、コントロール信号はアクテイブ
となつてバツフア44を活性化すると共にバツフ
ア41及び42を共にハイインピーダンス出力状
態とする。この場合、第4図の信号生成回路5
2,54の一方が障害に応じて活性化され、SD
信号として規則信号の1つが出力されるから、こ
れがモデム3を介して親局へ送出されることにな
るのである。
害が発生すると、コントロール信号はアクテイブ
となつてバツフア44を活性化すると共にバツフ
ア41及び42を共にハイインピーダンス出力状
態とする。この場合、第4図の信号生成回路5
2,54の一方が障害に応じて活性化され、SD
信号として規則信号の1つが出力されるから、こ
れがモデム3を介して親局へ送出されることにな
るのである。
このように、子局に障害が発生した場合、通信
制御信号RS及びSDを独立な形で制御することに
より従来不可能であつた他局障害の種類の識別が
可能となり、監視装置としての機能が向上する利
点を生ずる。
制御信号RS及びSDを独立な形で制御することに
より従来不可能であつた他局障害の種類の識別が
可能となり、監視装置としての機能が向上する利
点を生ずる。
尚、親局と子局間の2重化された通信回線のう
ち1つは正常である(断になつていない)こと、
及び子局を構成する装置の中でモデムは正常動作
していることが条件であることは明らかである。
また、上記実施例のブロツクはこれに限定される
ことなく種々の変形が可能であることは勿論であ
る。
ち1つは正常である(断になつていない)こと、
及び子局を構成する装置の中でモデムは正常動作
していることが条件であることは明らかである。
また、上記実施例のブロツクはこれに限定される
ことなく種々の変形が可能であることは勿論であ
る。
第1図は遠方監視方式のシステム図、第2図は
従来の監視方式のブロツク図、第3図は本発明の
実施例のブロツク図、第4図は第3図における
I/Oユニツトのブロツク図、第5図は第3図に
おける信号切換回路のブロツク図である。 主要部分の符号の説明、1……CPU、2……
モデムインタフエースユニツト、3……モデム、
52,54……規則信号生成回路。
従来の監視方式のブロツク図、第3図は本発明の
実施例のブロツク図、第4図は第3図における
I/Oユニツトのブロツク図、第5図は第3図に
おける信号切換回路のブロツク図である。 主要部分の符号の説明、1……CPU、2……
モデムインタフエースユニツト、3……モデム、
52,54……規則信号生成回路。
Claims (1)
- 1 複数の子局の各々がモデムを介して1つの親
局に対して通信を行う通信システムにおける障害
監視方式であつて、前記子局の各々に、自局にお
けるモデム以外の障害をその種類毎に検出する障
害検出手段と、前記障害の種類に夫々対応する障
害識別信号を発生する手段と、前記障害検出手段
による障害の検出に応答して自局のモデムに対す
る通信制御用の制御信号を発生する手段と、前記
障害の検出に応答して前記障害識別信号と前記制
御信号とを前記自局のモデムへ供給する手段とを
設け、この制御信号に基づいて前記モデムから前
記親局へ前記障害識別信号を送信するようにした
ことを特徴とする障害監視方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58139040A JPS6031334A (ja) | 1983-07-29 | 1983-07-29 | 通信システムの障害監視方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58139040A JPS6031334A (ja) | 1983-07-29 | 1983-07-29 | 通信システムの障害監視方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6031334A JPS6031334A (ja) | 1985-02-18 |
JPH037177B2 true JPH037177B2 (ja) | 1991-01-31 |
Family
ID=15236049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58139040A Granted JPS6031334A (ja) | 1983-07-29 | 1983-07-29 | 通信システムの障害監視方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6031334A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6477348A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Alarm transfer system for digital radio system |
JP2504854Y2 (ja) * | 1990-02-14 | 1996-07-24 | 三井・デュポンポリケミカル株式会社 | 靴底突状物 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5464903A (en) * | 1977-11-02 | 1979-05-25 | Hitachi Ltd | Information monitor processor |
JPS55147849A (en) * | 1979-05-09 | 1980-11-18 | Fuji Electric Co Ltd | Fault monitoring system |
JPS55147857A (en) * | 1979-05-03 | 1980-11-18 | Ibm | Test and warning device |
JPS5741794A (en) * | 1980-08-22 | 1982-03-09 | Nohmi Bosai Kogyo Co Ltd | Remote monitor device |
-
1983
- 1983-07-29 JP JP58139040A patent/JPS6031334A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5464903A (en) * | 1977-11-02 | 1979-05-25 | Hitachi Ltd | Information monitor processor |
JPS55147857A (en) * | 1979-05-03 | 1980-11-18 | Ibm | Test and warning device |
JPS55147849A (en) * | 1979-05-09 | 1980-11-18 | Fuji Electric Co Ltd | Fault monitoring system |
JPS5741794A (en) * | 1980-08-22 | 1982-03-09 | Nohmi Bosai Kogyo Co Ltd | Remote monitor device |
Also Published As
Publication number | Publication date |
---|---|
JPS6031334A (ja) | 1985-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH037177B2 (ja) | ||
JPS62150948A (ja) | バス故障箇所検出方式 | |
JP3602962B2 (ja) | 伝送装置 | |
JPS6398242A (ja) | 直列データ交換装置 | |
JP2752760B2 (ja) | 電源制御方式 | |
JP2706027B2 (ja) | プログラマブルコントローラ | |
JP2783201B2 (ja) | バス障害検出装置 | |
JP2003018172A (ja) | ネットワークシステムおよび制御方法 | |
JPS6314542B2 (ja) | ||
JPS584855B2 (ja) | デ−タ伝送装置 | |
JPH05327743A (ja) | データ通信システムの伝送路制御方法 | |
JP3497179B2 (ja) | データ処理システムのバス管理方式 | |
JPH01248899A (ja) | 遠隔監視制御方式 | |
JPS6356755A (ja) | スレ−ブプロセツサの異常監視方式 | |
JP2863127B2 (ja) | 通信装置 | |
JPH0126215B2 (ja) | ||
JP2752920B2 (ja) | マルチプロセッサシステムにおけるプロセッサ間通信方式 | |
JP3052646B2 (ja) | 多重通信装置 | |
JPH07302208A (ja) | 保護継電装置 | |
JPS5853777B2 (ja) | マルチプロセツサシステムにおける共通バス制御方式 | |
JPS61196637A (ja) | 通信制御装置の二重化制御方式 | |
JPH04275661A (ja) | データ転送装置 | |
JPH0670380A (ja) | リモートコントローラ | |
JPH01112851A (ja) | データ通信システム | |
JPS59176951A (ja) | 多重cpuシステムにおけるデ−タ送信方法 |