JPS6027256A - パケツト交換機の切替方式 - Google Patents
パケツト交換機の切替方式Info
- Publication number
- JPS6027256A JPS6027256A JP58134428A JP13442883A JPS6027256A JP S6027256 A JPS6027256 A JP S6027256A JP 58134428 A JP58134428 A JP 58134428A JP 13442883 A JP13442883 A JP 13442883A JP S6027256 A JPS6027256 A JP S6027256A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- communication control
- current system
- control unit
- packet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（発明の利用分州
本発明は、使用系と待機系とを備えた二重化方式のパケ
ット交換機の切替方式に関するもの。
ット交換機の切替方式に関するもの。
である。
（従来技術）
受信したパケットのヘッダ部分を包含するー。
定長部分を蓄積するための、ｔｌのメモリを備えた中央
処理部と、通信制御部と、引き続くバク、トの残りの部
分を蓄積するための第２のメモリとをそれぞれ備えた２
つの系の一方を使用系、他方な待機系とするパケット交
換機において、使用系の通信制御部の障害発生あるいは
、待機系の通信制御部の潜在的な障害の早期発見のため
に、使用系の通信制御部および第２メモリと待機系の通
信制御部および第２メモリとを切替える場合、使用系と
待機系との第２メモ９間に設けられたダイレクトメモ９
アクセス（以下、ＤＭＡと略称する。）回路によυ、中
央処理部からのメモリコピーコマンドに従い、使用系の
第２メモリの内容な待機系の第２メモリへ転送している
。
処理部と、通信制御部と、引き続くバク、トの残りの部
分を蓄積するための第２のメモリとをそれぞれ備えた２
つの系の一方を使用系、他方な待機系とするパケット交
換機において、使用系の通信制御部の障害発生あるいは
、待機系の通信制御部の潜在的な障害の早期発見のため
に、使用系の通信制御部および第２メモリと待機系の通
信制御部および第２メモリとを切替える場合、使用系と
待機系との第２メモ９間に設けられたダイレクトメモ９
アクセス（以下、ＤＭＡと略称する。）回路によυ、中
央処理部からのメモリコピーコマンドに従い、使用系の
第２メモリの内容な待機系の第２メモリへ転送している
。
ところが、中央処理部からのメモリコピーコマントは通
信制御部の状態とは非同期に発行されるため、すなわち
、通信制御部がバク、トリ送受に伴う第２メモリへの読
み書き動作中であるかどうかの状態に関係なく非同期に
発行されるため、使用系の通信制御部が使用系の第２メ
モリへ書込み中であれば、尚然待機系の第２メモリへは
使用系の第２メモリの書き込み前の内容が転送される事
がらｐ得ることになる。
信制御部の状態とは非同期に発行されるため、すなわち
、通信制御部がバク、トリ送受に伴う第２メモリへの読
み書き動作中であるかどうかの状態に関係なく非同期に
発行されるため、使用系の通信制御部が使用系の第２メ
モリへ書込み中であれば、尚然待機系の第２メモリへは
使用系の第２メモリの書き込み前の内容が転送される事
がらｐ得ることになる。
したがってＤＭＡ転送後の使用系の第２メモリの内容と
待機系の第２メモリの内容に不一致が発生する恐れがあ
った。
待機系の第２メモリの内容に不一致が発生する恐れがあ
った。
〔発明の目的）
本発明の目的は、使用系の通信制御部の動作を制限し、
ＤＭＡ転送後の使用系と待機系の第２メモ９の内容に不
一致が発生するのを防止したバク、ト交換機の切替方式
を提供すること忙ある。
ＤＭＡ転送後の使用系と待機系の第２メモ９の内容に不
一致が発生するのを防止したバク、ト交換機の切替方式
を提供すること忙ある。
このような目的を達成するために、本発明では、使用系
の第２メモリの内容を待機系の第２メモリに転送するに
先立って、使用系の通信制御部での使用系の牙２メモリ
への新たなバク。
の第２メモリの内容を待機系の第２メモリに転送するに
先立って、使用系の通信制御部での使用系の牙２メモリ
への新たなバク。
トの受信に伴なう書き込みの禁止あるいは受信中のバク
、トに係わる使用系の第２メモリへの書き込みの終了の
確認を使用系の処理部から指示するようにしたことに特
徴がある。
、トに係わる使用系の第２メモリへの書き込みの終了の
確認を使用系の処理部から指示するようにしたことに特
徴がある。
〔発明の実施幀
以下、本発明の実施例を図面によシ詳ａＫ説明する。
第１図は本発明によるパケット交換機の一例の構成を示
すものである。
すものである。
また、第２図は、本発明のパケット交換機の切替方式に
よるシーケンスの一例を示す図である。
よるシーケンスの一例を示す図である。
第１図において、１１は使用系の中央処理部、１２は待
機系の中央処理部、２１は使用系の通信制御部、２２は
待機系の通信制御部、３１は使用系の第２メモリ、３２
は待機系の第２メモリ、４は使用系および待機系の第２
メモリ間におけるＤＭＡ転送を実行するＤＭＡ回路、５
は回線対応部と使用系の通信制御部との間を結合するセ
レクタ多重化部、６１〜６ｎは回線対応部である。
機系の中央処理部、２１は使用系の通信制御部、２２は
待機系の通信制御部、３１は使用系の第２メモリ、３２
は待機系の第２メモリ、４は使用系および待機系の第２
メモリ間におけるＤＭＡ転送を実行するＤＭＡ回路、５
は回線対応部と使用系の通信制御部との間を結合するセ
レクタ多重化部、６１〜６ｎは回線対応部である。
先ず、第１図に示すバク、ト交換機の動作概要を以下に
示す。パケットが回線対応部６１〜６ｎで受信されると
、セレクタ多重化部５を経由して、使用系の通信制御部
に到達する。使用系の通信制御部２１は受信したパケッ
トをへ、ダ部を包含する一定長部分と引き続くバク、ト
の残少部分のデータ部に分け、データ部を使用系の牙２
メモリ６１へ格納し、ヘッダ部を使用系の中央処理部１
１へ送出する。
示す。パケットが回線対応部６１〜６ｎで受信されると
、セレクタ多重化部５を経由して、使用系の通信制御部
に到達する。使用系の通信制御部２１は受信したパケッ
トをへ、ダ部を包含する一定長部分と引き続くバク、ト
の残少部分のデータ部に分け、データ部を使用系の牙２
メモリ６１へ格納し、ヘッダ部を使用系の中央処理部１
１へ送出する。
使用系の中央処理部１１は受信バク、トのへ、ダ部で示
されている宛先へバク、トな送信するために、使用系の
通信制御部２１ヘバク、トを送出する。使用系の通信制
御部２１は使用系の第２メモリ３１よシ前に格納済のデ
ータ部を取シ出し、ヘッダ部忙付加し、セレクタ多重化
部５を経由して回線対応部６１〜６ｎへ送信する。した
がって該当の回線へバク、トは送信されることになる。
されている宛先へバク、トな送信するために、使用系の
通信制御部２１ヘバク、トを送出する。使用系の通信制
御部２１は使用系の第２メモリ３１よシ前に格納済のデ
ータ部を取シ出し、ヘッダ部忙付加し、セレクタ多重化
部５を経由して回線対応部６１〜６ｎへ送信する。した
がって該当の回線へバク、トは送信されることになる。
これらの交換処理については、特開昭５７−７９７４８
号公報に詳しく述べられているので、ここでは詳細な説
明を省略する。
号公報に詳しく述べられているので、ここでは詳細な説
明を省略する。
次に、パケット交換機において、使用系から待機系へ切
替を行なう場合の本発明の切替方法について第２図に基
づき説明する。使用系の中央処理部１１は、バク、ト交
換の使用系と待機系の通信制御部２１と２２および第２
メモリ６１ と３２を切替えるに先立ち使用系の通信制
御部２１に対して使用系の通信制御部２１が使用系の第
２メモリ６１への新たなバク、トの受信に伴う書き込み
の禁止あるいは受信中のバク、トに係わる書き込み動作
の終了を確認することを指示するメモ９アクセス停止コ
マンドａを送出する。使用系の通信制御部２１では、回
線対応部６１〜６ｎおよびセレクタ多重化部５紅由にて
パケットを受信中であれば、すなわち使用系の通信制御
部２１でバク、トのデータ部の使用系の第２メモリ３１
への書き込みを実行中であれば、書込みが終了するのを
確認し、一方、回線対応部６１〜６ｎおよびセレクタ多
重化部５経由にてバク、トを受信していない状態であれ
ば、新たなパケットの受信を禁止、すなわち、使用系の
通信制御部２１が使用系の第２メモリ３１への新な書込
みを禁止する。
替を行なう場合の本発明の切替方法について第２図に基
づき説明する。使用系の中央処理部１１は、バク、ト交
換の使用系と待機系の通信制御部２１と２２および第２
メモリ６１ と３２を切替えるに先立ち使用系の通信制
御部２１に対して使用系の通信制御部２１が使用系の第
２メモリ６１への新たなバク、トの受信に伴う書き込み
の禁止あるいは受信中のバク、トに係わる書き込み動作
の終了を確認することを指示するメモ９アクセス停止コ
マンドａを送出する。使用系の通信制御部２１では、回
線対応部６１〜６ｎおよびセレクタ多重化部５紅由にて
パケットを受信中であれば、すなわち使用系の通信制御
部２１でバク、トのデータ部の使用系の第２メモリ３１
への書き込みを実行中であれば、書込みが終了するのを
確認し、一方、回線対応部６１〜６ｎおよびセレクタ多
重化部５経由にてバク、トを受信していない状態であれ
ば、新たなパケットの受信を禁止、すなわち、使用系の
通信制御部２１が使用系の第２メモリ３１への新な書込
みを禁止する。
以上述べたように、使用系の第２メモリ６１への受信中
のパケットの書き込みの実行の終了、あるいは、新たな
パケットの書き込みの禁止が完了すれば、使用系の通信
制御部２１は、メモリアクセス停止コマンドａが終了し
たことを示すコマンド終了信号すを使用系の中央処理部
１１へ返送する。使用系の中央処理部１１は、次に、使
用系の第２メモリ３１の内容を待機系の第２メモリ６２
へＤＭＡ転送を行なうために、待機系の通信制御部２２
へＤＭＡ転送を行なう指示を意味するメモリコピーコマ
ンドＣを送出する。ここで待機系の通信制御部２２ヘメ
モ９コピーＣを送出するのは、使用系の通信制御部２１
が障害等によシブビー不可となることを防ぐためである
。
のパケットの書き込みの実行の終了、あるいは、新たな
パケットの書き込みの禁止が完了すれば、使用系の通信
制御部２１は、メモリアクセス停止コマンドａが終了し
たことを示すコマンド終了信号すを使用系の中央処理部
１１へ返送する。使用系の中央処理部１１は、次に、使
用系の第２メモリ３１の内容を待機系の第２メモリ６２
へＤＭＡ転送を行なうために、待機系の通信制御部２２
へＤＭＡ転送を行なう指示を意味するメモリコピーコマ
ンドＣを送出する。ここで待機系の通信制御部２２ヘメ
モ９コピーＣを送出するのは、使用系の通信制御部２１
が障害等によシブビー不可となることを防ぐためである
。
待機系の通信制御部２２は、メモリコピーコマンドＣを
受信することによｆｉ、ＤＭＡ回路４に対して使用系の
第２メモリ６１の内容を、使用系の第２メモ９３１から
待機系の第２メモ９６２へＤＭＡ転送する様に指示する
。
受信することによｆｉ、ＤＭＡ回路４に対して使用系の
第２メモリ６１の内容を、使用系の第２メモ９３１から
待機系の第２メモ９６２へＤＭＡ転送する様に指示する
。
このＤＭＡ％、送が終了すると、待機系の通信制御部２
２へその旨終了通知する。待機系の通信制御部１２では
、この終了通知を受けとると、使用系の中央処理ｓ１１
ヘコマンド終了信号ｄを返送する。待機系の通信制御部
２２ではこのコマンド−終了信号ｄを返送するとともに
、待機系の第２メモリ３２の書き込み禁止を解除する。
２へその旨終了通知する。待機系の通信制御部１２では
、この終了通知を受けとると、使用系の中央処理ｓ１１
ヘコマンド終了信号ｄを返送する。待機系の通信制御部
２２ではこのコマンド−終了信号ｄを返送するとともに
、待機系の第２メモリ３２の書き込み禁止を解除する。
したがって、使用系の第２メモリ６１の内容と待機系の
第２メモリ６２の内容は一致する７、〔発明の効果〕 以上述べたように本発明では、使用系の通信制御部から
の使用系の第２メモリへの新たなノζクットの受信に伴
う書き込みの禁止あるいは受信中のバク、トに係わるＩ
Ｉ！′♂込み動作の終了を確認することを使用系の中央
処理部から指示することにより、使用系の第２メモリの
内容と待機系の第２メモリの内容が不一致になることな
防ぐことができる。
第２メモリ６２の内容は一致する７、〔発明の効果〕 以上述べたように本発明では、使用系の通信制御部から
の使用系の第２メモリへの新たなノζクットの受信に伴
う書き込みの禁止あるいは受信中のバク、トに係わるＩ
Ｉ！′♂込み動作の終了を確認することを使用系の中央
処理部から指示することにより、使用系の第２メモリの
内容と待機系の第２メモリの内容が不一致になることな
防ぐことができる。
第１図は本発明に係わるパケット交換機の一例の構成図
、第２図は本発明による切替方式の。 シークンス例を示す図である。 １１・・・使用系の中央処理部、１２・・・待機系の中
央処理部、２１・・・使用系の通信制御部、２２・・・
待機系の通信制御部、６１・・・使用系の第２メモリ、
３２・・・待機系の第２メモ９．４・・・ＤＭＡ回路。 代理人弁理± １−田一一利一一季
、第２図は本発明による切替方式の。 シークンス例を示す図である。 １１・・・使用系の中央処理部、１２・・・待機系の中
央処理部、２１・・・使用系の通信制御部、２２・・・
待機系の通信制御部、６１・・・使用系の第２メモリ、
３２・・・待機系の第２メモ９．４・・・ＤＭＡ回路。 代理人弁理± １−田一一利一一季
Claims (1)
- 【特許請求の範囲】 第１のメモリを有する処理部と、回線対応部との通信を
制卸する通信制一部と、該通信制御部の働きでパケット
を格納する第２のメモリとをそれぞれ備えた２つの系の
一方を使用系、他方な待機系とし、使用系と待機系とを
切替える場合、使用系の処理部からの指示で、使用系の
第２メモリの内容を待機系の第２メモリに転送する手段
を備えたパケット交換機において、上記転送指示以前に
、使用系の通信制御部での使用系の第２メモリへの新た
なバク、トの受信に伴なう書き込みの禁止あるいは受信
中のバク。 トに係わる使用系の第２メモリへの書き込みの終了の確
認な使用系の処理部から指示するようにしたことを特徴
とする切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134428A JPS6027256A (ja) | 1983-07-25 | 1983-07-25 | パケツト交換機の切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58134428A JPS6027256A (ja) | 1983-07-25 | 1983-07-25 | パケツト交換機の切替方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6027256A true JPS6027256A (ja) | 1985-02-12 |
Family
ID=15128147
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58134428A Pending JPS6027256A (ja) | 1983-07-25 | 1983-07-25 | パケツト交換機の切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6027256A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0385429A2 (en) * | 1989-03-01 | 1990-09-05 | Fujitsu Limited | Self-routing switching system having dual self-routing switch module network structure |
| EP0455827A1 (en) * | 1989-11-29 | 1991-11-13 | Fujitsu Limited | Changing over method for doubled atm switch system |
| JPH05145572A (ja) * | 1991-11-22 | 1993-06-11 | Nec Corp | 回線二重化装置の呼の引き継ぎ方式 |
| US5752078A (en) * | 1995-07-10 | 1998-05-12 | International Business Machines Corporation | System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory |
| WO2009122521A1 (ja) * | 2008-03-31 | 2009-10-08 | 富士通株式会社 | データ転送装置、情報処理装置および制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573160B2 (ja) * | 1973-09-17 | 1982-01-20 | ||
| JPS57111900A (en) * | 1980-12-26 | 1982-07-12 | Fujitsu Ltd | Control system of main storage device |
-
1983
- 1983-07-25 JP JP58134428A patent/JPS6027256A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS573160B2 (ja) * | 1973-09-17 | 1982-01-20 | ||
| JPS57111900A (en) * | 1980-12-26 | 1982-07-12 | Fujitsu Ltd | Control system of main storage device |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0385429A2 (en) * | 1989-03-01 | 1990-09-05 | Fujitsu Limited | Self-routing switching system having dual self-routing switch module network structure |
| EP0455827A1 (en) * | 1989-11-29 | 1991-11-13 | Fujitsu Limited | Changing over method for doubled atm switch system |
| US5274633A (en) * | 1989-11-29 | 1993-12-28 | Fujitsu Limited | Switching system for ATM dual switch system |
| JPH05145572A (ja) * | 1991-11-22 | 1993-06-11 | Nec Corp | 回線二重化装置の呼の引き継ぎ方式 |
| US5752078A (en) * | 1995-07-10 | 1998-05-12 | International Business Machines Corporation | System for minimizing latency data reception and handling data packet error if detected while transferring data packet from adapter memory to host memory |
| WO2009122521A1 (ja) * | 2008-03-31 | 2009-10-08 | 富士通株式会社 | データ転送装置、情報処理装置および制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100586101C (zh) | 在作为目的地的第二层交换机之间切换 | |
| JPS6027256A (ja) | パケツト交換機の切替方式 | |
| JPH0556057B2 (ja) | ||
| JPH05244260A (ja) | 外部記憶装置切替えによる二重化運転方式 | |
| KR970006012B1 (ko) | 온라인 서비스 유실을 극소화 하기 위한 프로세서의 이중화 절체방법 | |
| JPS625759A (ja) | 呼情報救済方式 | |
| JP2738314B2 (ja) | Ｎ＋１冗長構成回線制御装置の切替方式 | |
| JPS58182937A (ja) | 通信制御装置の障害時切替方式 | |
| KR970002693B1 (ko) | 사설전자교환시스템의 통화복구유지방법과 그 장치 | |
| JPH0764602A (ja) | 二重化制御装置 | |
| JPH0537421A (ja) | 伝送路切替制御方法およびその装置 | |
| JP2511542B2 (ja) | 情報処理システム | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JPS5834987B2 (ja) | 蓄積交換方式 | |
| JPH0440534A (ja) | 予備装置切換方式 | |
| KR100235653B1 (ko) | 음성다이얼시스템의 메세지 인터페이스 이중화 장치 | |
| JPH1165867A (ja) | 負荷分散形システムにおけるシステム二重化方法 | |
| JP2526621B2 (ja) | ネットワ―ク監視装置 | |
| KR100242710B1 (ko) | 데이터 이중화 처리 장치 | |
| JPS62213347A (ja) | 回線切替え方式 | |
| JPS61200737A (ja) | 交換サ−ビス方式 | |
| JPH08171495A (ja) | 二重化運転方式 | |
| JPS6015181B2 (ja) | 交換制御系予備方式 | |
| JPS634210B2 (ja) | ||
| JPS5813050A (ja) | パケツト受信蓄積方式 |