JPH0440534A - 予備装置切換方式 - Google Patents

予備装置切換方式

Info

Publication number
JPH0440534A
JPH0440534A JP2148949A JP14894990A JPH0440534A JP H0440534 A JPH0440534 A JP H0440534A JP 2148949 A JP2148949 A JP 2148949A JP 14894990 A JP14894990 A JP 14894990A JP H0440534 A JPH0440534 A JP H0440534A
Authority
JP
Japan
Prior art keywords
memory
input
standby
active
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2148949A
Other languages
English (en)
Inventor
Naotoshi Ukai
鵜飼 直俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2148949A priority Critical patent/JPH0440534A/ja
Publication of JPH0440534A publication Critical patent/JPH0440534A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概要] 各々がプロセッサとメモリを備えるn台の現用装置に対
し1台の予備装置を備え、各現用装置に対応して入出力
装置が接続されたデータ処理装置における予備装置切換
方式に関し 現用装置から予備装置への切換を短縮して呼切断等の入
出力装置への悪影響の発生を防止することができる予備
装置切換方式を提供することを目的とし 現用装置のメモリに対する入出力装置からのアクセス範
囲を検出する手段を設け、被切換現用装置から予備装置
への切換は、該現用装置への入出力装置からのアクセス
中にそのメモリから予備装置へ全内容の転写実行後に該
アクセスを停止し該転写終了後に上記手段により検出さ
れたアクセス範囲について前記メモリから予備装置への
転写を行って現用装置から予備装置へ切換えるよう構成
する。
[産業上の利用分野] 本発明は共通バスにより接続される各々がプし1セツザ
とメモリを備える現用のn台の処理部に対し1台の予備
装置を備えるデータ処理装置における予備装置切換方式
に関する。
プロセッサとメモリを備えた処理装置(または制御装置
)を複数台備え、それぞれが個々にブタ処理を行うシス
テムは情報処理や9通信、自動制御等の各種の分野で利
用されている。このような、複数の処理装置に対して、
障害等に備えて予備装置を1台設けることが従来から行
われている。
その場合、現用装置から予備装置への切換え時には、現
用装置に接続する入出力装置を予備装置に切換えると共
に現用装置のメモリ内容を予備装置のメモリに転送する
ことにより処理がスムーズに予備装置に引き継がれるこ
とが望まれている。
[従来の技術] 第4図は従来例の説明図であり、A、に従来例のn+1
予備装置の構成例、B、に従来の切換制御フローが示さ
れており、A、の構成はパケット交換機の例である。
第4図A、において、40はそれぞれ、プロセッサ(C
Pで表示)とメモリ(MMで表示)を含む複数(図では
3台)の現用装置、41は各現用装置に設けられた内部
ハス、42はそれぞれ対応する現用装置と内部ハスを介
して接続した一重化構成の回線対応制御部、43は複数
の現用装置に対して1台設けられた予備装置、44は各
現用装置及び予備装置を接続する共通バス、45は予備
装置43と各回線対応制御部42を接続するバスを表す
通常、各現用装置40は、それぞれに所属する回線対応
制御部42を制御して通信回線を介して端末または他の
パケット交換機との通信を行う。
回線対応制御部42は、DMA機能を備え、現用装置4
0内のメモリMMとの間で内部ハス41を介して通信回
線から受信するパケットデータまたは1通信回線に送信
するパケットデータの転送制御を行う。なお1図の場合
回線対応制御部42は各現用装置40に対して1台だけ
示されているが、実際は各現用装置に対し複数の回線対
応制御部(通信回線もこれに対応する)が設けられ、内
部バス41により相互に接続されている。そして現用装
置のプロセッサCP、メモリMMと回線対応制御部間の
データ転送は内部バスの競合制御によりハスの使用権を
獲得して行う。
このような構成において、1つの現用装置40を予備装
置43に切換える必要が生じたものとする(プロセッサ
に障害が発生ずる等)。その場合予備装置43が他の保
守装置(図示されない)からの指示または切換対象とな
る現用装置40からの要求等により起動される。このよ
うに、成る現用装置から予備装置に処理機能を切換える
際には。
パケット交換a(またはデータを送受信する機能を持つ
データ処理装置)の性格上2回線からまたは回線へのデ
ータを蓄積するメモリの内容を被切換現用装置(切換え
の対象となる現用装置)から予備装置へ引き継いだ後に
切換えを行う必要がある。
この時に実行される従来の切換制御フローを第4図B、
に示す。
最初に、切換対象となる現用装置に接続する回線対応制
御部の回線制御を停止させる。続いて該当現用装置のメ
モリの内容を全て共通ハス44を介して予備装置43の
メモリに転写する。次に。
現用装置40から予備装置43への切換えが行われ(制
御動作が予備装置に移る)ると共に回線対応制御部42
の制御を再開する。以後、予備装置43はハス455回
線対応制御部42を介して通信回線との間でデータの送
受信を実行する。
このようなn+1の予備構成における予備装置への切換
では、切換え前にメモリ内容が変化しないようにするた
め、該当する回線対応制御部42の動作を一時停止させ
た(通信を停止させる)後に、共通ハス44を介するメ
モリ内容の転写を行い、転写終了後に回線対応制御部4
2の動作を再開させている。
[発明が解決しようとする課題] 上記従来例によれば1回線対応側4111部の停止時間
が長くなると回線の呼切断(接続手順上のタイムアウト
による)が発生してしまうという問題がある。具体的に
は2例えばCCITTのX25(通信プロトコルの1つ
)により、一定時間応答がないと呼切断になることが決
められている。
呼切断が発生ずると1通信先の端末との再接続を行うた
めの手順を実行する必要があり、そのための時間と繁雑
な制御動作が必要になる。
上記従来例の他に、各現用装置に対して、1対1の関係
で予備装置を設け2回線対応制御部からまたはそこへの
データを常に現用装置と予備装置の両方のメモリに蓄積
しておく方式がある。この場合5切換えを行う時に制御
装置のメモリ内容を予備側に転送する必要はないが、ハ
ードウェアの量が増大するためコスI〜の面で問題があ
った。
本発明はn +1の予備構成において現用装置から予備
装置への切換を短縮して呼切断等の入出力装置への悪影
響の発生を防止することができる予備装置切換方式を提
供することを目的とする。
[課題を解決するための手段] 第1図は本発明の基本構成図である。
第1図において、1はプロセッサ10とメモリ11を含
む現用装置、12はメモリへのアクセス範囲検出手段、
2はDMA機能を有する入出力装置、3ば現用装置と同
様の構成を備える予備装置4は入出力装置と接続する内
部バス、5は複数の現用装置及び予備装置間を結ぶ共通
ハス、6は予備装置と各入出力装置とを接続する予備用
ハスを表し、n台の現用装置1に対し1台の予備装置を
備えたデータ処理装置が構成される。
第1図には現用装置1は1台だけ示されているが2図示
しない他の複数の現用装置を含めて全体でn台の現用装
置1が共通ハス5に接続されると共に各現用装置1に対
応してそれぞれ入出力装置2が設けられ、各入出力装置
2は予備用ハス6により予備装置3に接続されてデータ
処理装置を構成する。
本発明は現用装置内のメモリにアクセス範囲検出手段を
設ジノ、予備装置へのメモリ内容の転送の間に実行され
る入出力装置からのメモリ内容の書き換え範囲を検出し
、予備装置への転送終了後に。
検出されたアクセス範囲について再度予備装置への転送
を行うものである。
[作用] 入出力装置2は内部ハス4により現用装置1と接続し1
人出力装置2のDMA機能によりメモリ11との間で転
送動作を行う。現用装置1を予備装置3に切換える必要
が生しると、予備装置3は共通ハス5を介して現用装置
1に対してメモリIlの全内容の読み出しの指示を行う
。これと同時に予備装置3からアクセス範囲検出手段1
2をリセットする。
これにより、メモリ11から全データか順次共通ハス5
を介して予備装置3のメモリ (図示せず)に転送され
て転写が実行される。この転写動作中に、入出力装置2
からメモリ11に対してDMA(例えば、ハイド毎)に
よる読み出しまたは書込みが実行されるが、その場合、
入出力装置2からメモリへのアクセス(読出しまたは書
込み)が発生ずると、アクセス信号によりアクセス範囲
検出手段12が動作して、その時のアクセス範囲(先頭
のアドレス、長さ)が格納される。
全データの転写か終了すると2次に予備装置3から入出
力装置2を停止する指示が発生し、入出力装置2の動作
が停止される。続いて、予備装置3からアクセス範囲検
出手段12に対し内容を読み出す制御信号が供給され、
格納されたアクセス範囲の情報が共通ハス5を介して予
備装置3に出力される。
予備装置3は、このアクセス範囲の情報を用いて、現用
装置1のメモリに対して転写を指令すると、現用装置1
のメモリ11から指定された範囲のデータが取り出され
て共通ハス5を介して予備装置3のメモリに転送される
。この場合、最初にメモリ11の全内容の転写時に予備
装置3のメモリに書込まれた中の一部(アクセス範囲に
含まれる領域)は1後からの転写により書き換えられる
このアクセス範囲の部分に対する転写が終了すると、現
用装置1は予備装置に切換えられて9人出力装置2の動
作を再開させる。これにより予備装置3は予備用ハス6
を介して入出力装置2との間でデータの転送を行う。
[実施例1 第2図は実施例の構成図、第3図は実施例の説明図であ
る。この第2図には、第1図に示す基本構成における。
現用装置のメモリ11とアクセス範囲検出手段12に関
係する構成を中心に示す。
第2図において、20は現用装置のプロセッサ21はメ
モリ制御部、22はメモリ、23はアクセス範囲検出回
路、24はデコーダ、25は領域表示レジスタ、26は
内部バス、27は通信回線を介して外部とパケットの送
受信を行う回線対応制御部(第1図の構成における入出
力装置2に対応)、28は共通ハスを表す。
最初にこの実施例におけるメモリのアクセス範囲検出原
理を第3図A、を用いて説明する。
メモリ22は、一定の大きさ(例えば、256バイト)
の領域が複数個で構成され、各領域に図のように領域番
号O−領域番号nが割当てられているものとする。この
ようなメモリにアクセス(読出し、または書込み)する
場合9メモリアドレスとして所定数のビット(例えば1
6ビツト)からなるアドレス信号がアドレスバスに供給
される。本発明のアクセス範囲検出は、この時に供給さ
れるアドレスの上位ピントを識別して、どの領域番号に
アクセスされたかを検出して保存することにより行われ
る。
すなわち、メモリのアドレスカ月6ビツトとじて、最下
位の第0ピントから第7ビツトまでの8ビットを下位ピ
ッI・とし、第8ビツトから最上位の第15ビツトを上
位ビットとすると、上位ビットである第8ビツト乃至第
15ビツトの値により領域の番号が定まる。すなわち、
第3図A、に示すように、領域番号0のアドレスの場合
、アドレスの上位ピントは全てOであり1次の領域番号
1のアドレスの場合は上位ピントの中の第8ビットがパ
1”で他は“0゛である。同様に、領域番号2では2第
8ビツトが“0″゛で第9ピントが1゛′となり、領域
番号3では第8ピッ1−と第9ピントが共にパ1°゛と
なる。以下同様に、第8ビット以上のビットの内容が領
域番号をバイナリ−表示している。
第2図の実施例の構成において、メモリ制御部21に対
して内部ハス26を介して2回線対応制御部27からD
MAによる転送が発生すると、アクセス信号に対応して
読み出しまたは書込みのデータ転送が行われる。
このメモリ制御部2】を含む現用装置が予備装置(図示
せず)に切換えられる場合の、切換制御フローを第3図
B、を参照しながら説明する。
最初に予備装置から共通ハス28を介してアクセス範囲
検出回路23の領域表示レジスタ25をリセントする制
御信号が供給され、領域表示レジスタ25はリセッ1〜
される(第3図B、の30)。
続いて、予備装置から共通ハス28を介してメモリ22
の内容を転送する指令がメモリ制御部21に供給される
。メモリ制御部21はこれに応じてメモリ22の全領域
のデータを順次読み出して共通バス28を介して予備装
置のメモリ制御部はこれに応じて順次メモリ(予備装置
内の)に書込み制御を行い、転写動作が実行される(同
、31)。
この転写動作中に1回線対応制御部27からDMA転送
が発生(転写動作よりDMAの方が優先される)すると
、内部ハス26を介してDMA転送先のアドレスがメモ
リ制御部21に入力すると共にアクセス範囲検出回路2
3に供給される。このアドレスは、アクセス範囲検出回
路23内のデコーダ24において、上記の第3図A、に
つぃて説明した原理により上位ビット(第8ビット以上
)だけをデコードして、2進・10進変換し対応する1
つの出力線に“′ビ出力を発生する。
この変換出力は領域表示レジスタ25の対応するビット
位置に供給され、そのビットを1“′にセントする。す
なわち、領域表示レジスタ25の各ビットは領域番号を
表し、あるピント位置が“1“にセットされている場合
、そのビット位置で表す領域番号がアクセスされたこと
を表す。このような動作はDMA転送が実行される毎に
行われ。
アクセスされたM域に対応する領域表示レジスタ25の
ビット(複数の場合も含む)がセットされる。
メモリ22の全内容が予備装置のメモリに転写されると
1回線対応制御部27を停止さゼる(同。
32)。なお、この制御は予備装置のプロセッサからの
指示により行われる。この場合2回線対応制御部27は
1通信回路の相手装置に対して中断を表す制御信号を送
出する等通信プロトコルに従った動作を行う。
次に予備装置は共通ハス28に対して読取り制御信号を
発生する(同、33)。この時、現用装置のアクセス範
囲検出回路23の領域表示レジスタ25の出力を制御す
るゲー)251が開いて領域表示レジスタ25のデータ
が共通パス2Bに出力される。このデータは予備装置で
受は取られると、そのデータを用いてメモリ22から転
写を行う(同 34)。すなわち、最初の全内容転写動
作中に9回線対応制御部27によりアクセスされたメモ
リ領域について再度メモリ制御部2■から読み出して予
備装置に対して共通ハス28を介して転送が行われる。
このメモリ内容の一部の転写が終了すると、現用装置か
ら予備装置に制御が切換えられて回線制御6 御を再開する(同、35)。
[発明の効果] 本発明によれば現用装置から予備装置への切換時間を短
くすることができるので1回線の呼切断を防止すると共
に1メモリ内容の転写中にメモリアクセスが発生してメ
モリ内容が変更しても、何ら影響を受けることがない。
また、従来の1対1の予備装置構成に比べてハードウェ
アの量を少なくできる。
2:入出力装置 3:予備装置 4:内部ハス 5:共通ハス 6:予備用ハス

Claims (2)

    【特許請求の範囲】
  1. (1)各々がプロセッサとメモリを備えるn台の現用装
    置に対し1台の予備装置を備え、各現用装置に対応して
    入出力装置が接続されたデータ処理装置において、 現用装置のメモリに対する入出力装置からのアクセス範
    囲を検出する手段を設け、 被切換現用装置から予備装置への切換は、該現用装置へ
    の入出力装置からのアクセス中にそのメモリから予備装
    置へ全内容の転写実行後に該アクセスを停止し、 該転写終了後に上記手段により検出されたアクセス範囲
    について前記メモリから予備装置への転写を行って現用
    装置から予備装置へ切換えることを特徴とする予備装置
    切換方式。
  2. (2)請求項1において、 各現用装置と予備装置は共通バスにより接続され、 アクセス範囲検出手段は、該共通バスを介する予備装置
    からの指示によりメモリの転写動作を開始する前にリセ
    ットされ、メモリの全内容の転写後に予備装置から読取
    られ、 被切換現用装置に接続する入出力装置は前記メモリの全
    内容転写後に停止され、 予備装置は前記読取ったアクセス範囲について被切換現
    用装置のメモリ内容を転写した後、被切換現用装置に接
    続する入出力装置の動作を開始することを特徴とする予
    備装置切換方式。
JP2148949A 1990-06-07 1990-06-07 予備装置切換方式 Pending JPH0440534A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2148949A JPH0440534A (ja) 1990-06-07 1990-06-07 予備装置切換方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2148949A JPH0440534A (ja) 1990-06-07 1990-06-07 予備装置切換方式

Publications (1)

Publication Number Publication Date
JPH0440534A true JPH0440534A (ja) 1992-02-10

Family

ID=15464261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2148949A Pending JPH0440534A (ja) 1990-06-07 1990-06-07 予備装置切換方式

Country Status (1)

Country Link
JP (1) JPH0440534A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582174B1 (en) 1999-01-26 2003-06-24 Kokusai Electric Co., Ltd. Substrate processing apparatus and substrate processing method
JP2010244396A (ja) * 2009-04-08 2010-10-28 Nec Corp 情報処理装置、及び入出力処理モジュールの切替方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6582174B1 (en) 1999-01-26 2003-06-24 Kokusai Electric Co., Ltd. Substrate processing apparatus and substrate processing method
JP2010244396A (ja) * 2009-04-08 2010-10-28 Nec Corp 情報処理装置、及び入出力処理モジュールの切替方法

Similar Documents

Publication Publication Date Title
US4156907A (en) Data communications subsystem
AU599534B2 (en) A diagnostic system in a data processing system
JPS63272143A (ja) 通信システム
JPH0440534A (ja) 予備装置切換方式
JPH10262272A (ja) 時分割多重化通信媒体の簡単なインターフェース
JP3823284B2 (ja) 機能分散及び負荷分散処理マルチプロセッサシステム
JP2000250746A (ja) 交換機のデータ変換システム
JPS6027256A (ja) パケツト交換機の切替方式
JPS625759A (ja) 呼情報救済方式
US5822421A (en) Communication method between processors in a decentralized multi-node exchange system
JP2738314B2 (ja) N+1冗長構成回線制御装置の切替方式
JPH04360242A (ja) 二重化システムの系切替装置およびその方法
WO2004079573A1 (ja) マルチプロセッサシステム
JPS61146038A (ja) 予備ハイウエイ監視装置
JPS61165160A (ja) バス制御方式
JPS6113845A (ja) 通信制御装置
JPH01259660A (ja) 時分割交換機における交信中呼の救済方式
JPS6240558A (ja) 通信処理装置
JPH033054A (ja) 通信データ抜け防止方法
JPH0315217B2 (ja)
JPS605099B2 (ja) ロ−カルステ−シヨンの送信先アドレス制御方式
JPH0458635A (ja) データ伝送装置
JP2000069164A (ja) 障害情報転送装置
JPH0337340B2 (ja)
JPH11122645A (ja) 呼処理制御装置